高电子迁移率晶体管的制造方法和高电子迁移率晶体管技术

本发明专利技术涉及高电子迁移率晶体管的制造方法和高电子迁移率晶体管。所述制造高电子迁移率晶体管的方法包括以下步骤：以700℃或以上且900℃或以下的第一炉温度，通过低压化学气相沉积法，在由氮化物半导体组成并且包括阻挡层的半导体叠层的表面上形成第一SiN膜；以700℃或以上且900℃或以下的第二炉温度且炉压力为1Pa或以下，通过炉中的水分和氧气，在第一SiN膜上形成界面氧化层；以700℃或以上且900℃或以下的第三炉温度，通过低压化学气相沉积法，在界面氧化层上形成第二SiN膜。

【技术实现步骤摘要】
高电子迁移率晶体管的制造方法和高电子迁移率晶体管相关申请的交叉引用2019年10月4日提交的日本专利申请No.2019-183876的公开内容(包括说明书、附图和摘要)，其全部内容通过引用合并于此。
本公开涉及一种制造高电子迁移率晶体管的方法和高电子迁移率晶体管。
技术介绍
JP2016-143843A公开了一种半导体器件。该半导体器件包括第一GaN基半导体层、第二GaN基半导体层、源电极、漏电极、栅电极和钝化膜。设置在第一GaN基半导体层上的第二GaN基半导体层具有比第一GaN基半导体层更大的带隙。源电极和漏电极电连接到第二GaN基半导体层。栅电极设置在源电极和漏电极之间。钝化膜设置在源电极与栅电极之间以及漏电极与栅电极之间的第二GaN基半导体层上。钝化膜包括包含氮且厚度为0.2nm或以上且2nm或以下的第一绝缘膜，以及设置在第一绝缘膜上方且并包含氧的第二绝缘膜。JP2008-034438A公开了一种半导体器件。该半导体器件包括具有晶体结构的主半导体区域、连接到该主半导体区域的多个电极以及表面稳定半导体层。表面稳定半导本文档来自技高网...

【技术保护点】
1.一种制造高电子迁移率晶体管的方法，包括步骤：/n以700℃或以上且900℃或以下的第一炉温度，通过低压化学气相沉积法，在由氮化物半导体组成并且包括阻挡层的半导体叠层的表面上形成第一SiN膜；/n以700℃或以上且900℃或以下的第二炉温度且为1Pa或以下的炉压力，通过所述炉中的水分和氧气，在所述第一SiN膜上形成界面氧化层；以及/n以700℃或以上且900℃或以下的第三炉温度，通过所述低压化学气相沉积法，在所述界面氧化层上形成第二SiN膜。/n

【技术特征摘要】
20191004 JP 2019-1838761.一种制造高电子迁移率晶体管的方法，包括步骤：
以700℃或以上且900℃或以下的第一炉温度，通过低压化学气相沉积法，在由氮化物半导体组成并且包括阻挡层的半导体叠层的表面上形成第一SiN膜；
以700℃或以上且900℃或以下的第二炉温度且为1Pa或以下的炉压力，通过所述炉中的水分和氧气，在所述第一SiN膜上形成界面氧化层；以及
以700℃或以上且900℃或以下的第三炉温度，通过所述低压化学气相沉积法，在所述界面氧化层上形成第二SiN膜。


2.根据权利要求1所述的制造高电子迁移率晶体管的方法，
其中，形成所述界面氧化层的所述步骤持续至少30秒。


3.根据权利要求1或2所述的制造高电子迁移率晶体管的方法，
其中，形成所述界面氧化层和形成所述第二SiN膜的所述步骤将作为硅...

【专利技术属性】
技术研发人员：山村拓嗣，西口贤弥，住吉和英，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本;JP