SiC半导体器件及其制备方法技术

本发明专利技术公开了一种SiC半导体器件及其制备方法，该器件包括衬基、第一缓冲层、漂移层、外延层、漏栅源区、第二缓冲层、耐压层及贯通区于外延区的贯通区，通过增加同材料的垫底及外延层的氧化层，可隔离与保护衬底或外延层，并减少衬垫氧化层出现潜在缺陷的概率，降低后续沟槽结构出现损伤的风险；引入双层缓冲层，避免两层材料之间可能存在晶格失配，实现应力释放与位错过滤，减小研磨可能造成应力而使得器件层结构损坏的问题，使器件结构更加稳定，提高了系统稳定性；引入大小不同的源极区，可适用于不同的载流子大小需求；引入浅沟槽隔离结构将耐压层分为高耐压器件区与非高耐压器件区，可适用于高压或低压不同应用环境中。

【技术实现步骤摘要】
SiC半导体器件及其制备方法
本专利技术涉及半导体集成电路
，尤其涉及一种SiC半导体器件及其制备方法。
技术介绍
半导体器件是由数百万个基础构件所组成，要制造这样的一块半导体器件，需要经过集成电路设计、晶圆制造、封装测试等几道工序。集成电路的基础构件包括晶体管、电容器及电阻器。晶体管通常包括源极(Source)、漏极(Drain)以及栅极堆迭，而栅极堆迭的组成是先在衬底(硅)上方形成一介质层(通常为二氧化硅)，然后在介质层上覆盖一层薄膜(如：多晶硅)作为电极。第三代半导体器件的优势主要表现在：(1)比导通电阻是硅器件的近千分之一(在相同的电压/电流等级)，可以大大降低器件的导通损耗；(2)开关频率是硅器件的20倍，可以大大减小电路中储能元件的体积，从而成倍地减小设备体积，减少贵重金属等材料的消耗；(3)理论上可以在600℃以上的高温环境下工作，并有抗辐射的优势，可以大大提高系统的可靠性，在能源转换领域具有巨大的技术优势和应用价值。碳化硅(SiliconCarbide)是C元素和Si元素形成的化合物，目前已发现的碳化硅同质本文档来自技高网...

【技术保护点】
1.一种SiC半导体器件，其特征在于，所述器件包括：/n由p型SiC制作的衬基，所述衬基包括衬底及形成在所述衬底表面的衬底氧化层；/n设置于所述衬基上，由n+型3C-SiC制作的第一缓冲层，所述第一缓冲层杂质浓度是所述衬底杂质浓度的1/2；/n设置于所述第一缓冲层上，由n型3C-SiC制作的漂移层，所述漂移层杂质浓度是所述衬底杂质浓度的4/5；/n设置于所述漂移层上，由n型3C-SiC制作的外延层及形成在所述外延层表面的外延氧化层，所述外延层杂质浓度与所述衬底杂质浓度相同；/n设置于所述外延层上，由n型六方结构4H-SiC制作的漏电极区；/n设置于所述漏电极区上，由p型六方结构4H-SiC制作...

【技术特征摘要】
1.一种SiC半导体器件，其特征在于，所述器件包括：
由p型SiC制作的衬基，所述衬基包括衬底及形成在所述衬底表面的衬底氧化层；
设置于所述衬基上，由n+型3C-SiC制作的第一缓冲层，所述第一缓冲层杂质浓度是所述衬底杂质浓度的1/2；
设置于所述第一缓冲层上，由n型3C-SiC制作的漂移层，所述漂移层杂质浓度是所述衬底杂质浓度的4/5；
设置于所述漂移层上，由n型3C-SiC制作的外延层及形成在所述外延层表面的外延氧化层，所述外延层杂质浓度与所述衬底杂质浓度相同；
设置于所述外延层上，由n型六方结构4H-SiC制作的漏电极区；
设置于所述漏电极区上，由p型六方结构4H-SiC制作的栅极区；
设置于所述栅极区预设区域上，由n型六方结构6H-SiC制作的长源极区；
设置于所述栅极区其余区域上，由n型六方结构6H-SiC制作的短源极区；
设置于所述漏电极区与所述漂移区之间，有多晶硅填充的贯通区，所述贯通区于所述外延区中央；
设置于所述外延层及形成在所述外延层表面的外延氧化层之间，由p+型3C-SiC制作的第二缓冲层；
设置于所述第二缓冲层上，由p-型3C-SiC制作的耐压层，在所述耐压层中形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述耐压层分为高耐压器件区和非高耐压器件区；
栅电极，位于所述栅极区结构上且电连接所述栅极区结构；
漏电极，位于所述漏极区结构上且电连接所述漏极区结构；
长源极，位于所述长源极区结构且电连接所述且电连接所述长源极区结构；
短源极，位于所述短源极区结构且电连接所述且电连接所述短源极区结构。


2.根据权利要求1所述的器件，其特征在于，所述栅极区的内部表面上分别以预设区域与其余区域相向地设置具有同一浓度、同一深度的长源极区与短源极区。


3.根据权利要求1所述的器件，其特征在于，在由n型3C-SiC制作的外延层上进行刻蚀以形成沟槽，并在所述沟槽注入氮离子，以形成在所述外延层表面的外延氧化层；
所述外延层的杂质浓度为1×1015/cm3至1×1016/cm3之间，所述外延层的膜厚为6μm-8μm之间。


4.根据权利要求3所述的器件，其特征在于，在所述外延层及形成在所述外延层表面的外延氧化层形成图案化硬掩膜层，并以所述图案化硬掩膜层为掩膜，刻蚀去除所述硬掩膜层、外延氧化层以及部分厚度的所述外延层，以形成所述沟槽。


5.根据权利要求1-4任一项所述的器件，其特征在于，在靠近外延氧化层的漏电极区、栅极区、长源极区及短源极区填入高参杂多晶硅，并对所述高参杂多晶硅进行p+型介质隔离刻蚀，以形成高参杂多晶硅通孔，并在所述通孔上连接漏电极、栅极、长源极及短源极的电极。

【专利技术属性】
技术研发人员：陈小建，
申请(专利权)人：陈小建，
类型：发明
国别省市：江苏;32