开关装置驱动设备及采用该驱动设备的DC/DC变流器制造方法及图纸

一种开关装置驱动设备，包括： 驱动器，用于按照输入信号控制串联在第一电源电压和比第一电源电压低的第二电源电压之间的一对场效应晶体管的导通／关断状态；以及 检测器，用于检测分别连接到场效应晶体管的体二极管的导通／关断状态， 其中，只有在检测到两个体二极管之一导通之后，分别接通场效应晶体管，以产生与输入信号相对应的输出。（*该技术在2023年保护过期，可自由使用*）

Switch device, driving device, and DC/DC converter using the same

A switching device driving apparatus includes a driver, for in accordance with the control between the second power supply voltage in series with the first power supply voltage and supply voltage lower than the first one to field effect transistor on / off state input signal; and a detector for detecting diode are respectively connected with the field effect transistor turn-on / off off the state, among them, after one of the two individual diode conduction only in the detection, connected with the field effect transistor to output corresponding to the input signal.

【技术实现步骤摘要】

本专利技术涉及一种驱动设备，该驱动设备用于控制串联在两个不同电位之间以起到开关装置作用的一对场效应晶体管(FET)的开关操作。本专利技术也涉及采用这种驱动设备的DC/DC变流器。
技术介绍
同步整流DC/DC变流器具有串联在两个不同电位之间(在输入电位和地电位之间)以起到开关装置作用的一对FET，以获得同步整流，并通过LC滤波器从两个FET之间的节点输出想要的电压。这种同步整流DC/DC变流器采用FET驱动设备来控制FET的开关操作，以及这个驱动设备具有防止同时接通两个FET的功能。这是因为，如果直通(flow-through)电流流经两个FET，它可能破坏FET或者降低它们的变换效率。一种防止同时接通两个FET的方法是通过相对于从接通到关断一个FET的时间延迟从关断到接通另一个FET的时间来获得同时关断两个FET的时间段，使得直到“同时关断”周期结束才接通或关断两个FET。为了获得这一点，传统的FET驱动设备采用以下技术之一(1)形成包括CR时间常数电路和多个“非”门的延迟电路；(2)改变用以产生栅极电压的三角波的限制电平；(3)根据监控一个栅极电压的结果，控制另一个栅极电压；以及(4)根据监控线圈端电压和低端FET的栅极电压的结果，控制栅极电压(美国专利No.5,757,173)。所有这些技术都有助于获得同时关断两个FET的时间段。事实上，就某种程度而言，如上所描述来配置的FET驱动设备起到了防止同时接通两个FET的作用。但是，在采用上面技术(1)或(2)的FET驱动设备中，没有监控FET是导通还是关断，就事先确定预定的时间长度作为同时关断时间段。这样，为了安全可靠地防止同时接通两个FET，非常不方便地，需要针对实际驱动的具体FET优化同时关断时间段的长度。具体地，在实际驱动的FET是外部定制的FET的情况下(如在大电流DC/DC变流器中一样)，其特性和类型中的变化完全不依赖于FET驱动设备内建的IC的特性和类型的变化。这使得不可避免地在同时关断时间段上加上充足的余量，导致变换效率的降低。在采用上面技术(3)或(4)的FET驱动设备中，根据它们的栅极电压来检测FET是导通还是关断。这样，没有考虑FET的导通/关断延迟(即，发生在改变栅极电压之后，到在输出电压中出现变化的延迟)。结果，尽管监控了栅极电压，非常不方便地，同样需要针对实际驱动的具体FET优化同时关断时间段的长度。上述导通/关断延迟从一个FET到另一个FET变化很大，以及因此在FET的说明书中通常不是作为实际值而是作为典型值(最大值)给出。因此，即使当根据给定类型的FET的说明书中的描述确定同时关断时间段的长度时，实际上，可能得到相当低的变换效率。例如，在实际值是30ns而典型值是200ns的情况下，将两个FET不必要地保持同时关断了170ns。此外，采样上面技术(4)的FET驱动设备只在当两个FET同时关断时，电流沿正向(即，从接地到输出端)流过线圈的情况下恰当地发挥作用。即，非常不方便地，这种FET驱动设备在当两个FET同时关断时，电流沿反向(即，从输出端到接地)流过线圈的情况下不能恰当地发挥作用。这是因为，在这种情况下，连接到高端FET的体二极管导通，以及从而引起线圈端电压接近于输入电压。因此，这类FET驱动设备不能用在用于向在操作期间需要翻转线圈电流方向的负载提供电源的DC/DC变流器中(如可变电源电压IC或DDR-SDRAM(双倍数据速率同步动态随机存取存储器))。
技术实现思路
本专利技术的一个目的是提供一种不依赖于其特性和类型安全可靠地防止同时接通两个FET的开关装置驱动设备，以及提供一种采用这种驱动设备的DC/DC变流器。为了获得上述目的，按照本专利技术，开关装置驱动设备具有驱动器，用于按照输入信号，控制串联在第一电源电压和比第一电压的电压低的第二电源电压之间的一对场效应晶体管的导通/关断状态；以及检测器，用于检测分别连接到场效应晶体管的体二极管的导通/关断状态。这里，只有在检测到两个体二极管之一导通之后，分别接通场效应晶体管以产生与输入信号相对应的输出。附图说明通过下面结合参照附图的优选实施例的描述，本专利技术的这个和其他目的和特征将变得清楚，其中图1是体现本专利技术采用FET驱动设备的同步整流DC/DC变流器的电路图；以及图2A和2B是示出在FET驱动设备1中的相应点观察到的电压波形的时间图。具体实施例方式图1是体现本专利技术采用FET驱动设备的同步整流DC/DC变流器的电路图。如图中所示，此实施例的同步整流DC/DC变流器具有串联在两个不同电位之间(在输入电位VIN和地电位GND之间)以起到开关装置的作用的一对N沟道MOS FET(金属氧化物半导体FET)N1和N2(此后称为FET N1和N2)来获得同步整流。通过LC滤波器(由线圈L1和电容器C1组成)，从FET N1和N2之间的节点获得想要的输出电压VOUT。FET N1的漏极与电源电压线相连，以及将FET N2的源极接地。将FET N1的源极和FET N2的漏极连接在一起，以及将它们的节点“a”连接到线圈L1的一端。线圈L1的另外一端与输出端相连，并通过电容器C1接地。FET N1和N2分别具有连接在它们的源极和漏极之间(更精确地，在它们的背栅极和漏极之间)的体二极管BD1和BD2(此后称为二极管BD1和BD2)。FET驱动设备1控制FET N1和N2的开关操作。此FET驱动设备1使用当两个FET N1和N2同时关断时，二极管BD1和BD2之一(依赖于流过线圈的电流)导通的事实，以及配置该FET驱动设备，使得在检测到相应的二极管BD1或BD2导通时，接通FET N1和N2之一。特别地，在此实施例中，FET驱动设备1包括复位优先SR触发器SR1和SR2、比较器CMP1和CMP2(在此实施例中，具有迟滞的高速比较器)、直流电压源E1和E2、“非”门INV1和INV2、单触发振荡器OSV1、“与”门电路AND1、“或”门电路OR1、OR2和OR3。通过PWM(脉冲宽度调制)输入端输入用于驱动FET N1和N2的PWM信号，PWM输入端一方面通过“非”门INV1连接到触发器SR1的复位端(R)，而另一方面直接连接到“与”门电路AND1的一个输入端和“或”门电路OR1的一个输入端。通过UVLO(低电压切断)输入端输入用于防止由于低电压而错误动作的UVLO信号，UVLO输入端连接到“与”门电路AND1的另一输入端。“与”门电路AND1的输出端与单触发振荡器OSV1的输入端相连。UVLO输入端也通过“非”门INV2连接到“或”门电路OR1的另一输入端。“或”门电路OR1的输出端与触发器SR2的复位端(R)相连。比较器CMP1的正相输入端(+)与节点“a”相连，而比较器CMP1的反相输入端(-)与直流电压源E1的正极端相连。直流电压源E1的负极端与电源电压线相连。设置直流电压源E1，从而产生比跨越二极管BD1的导通状态电压Vf(例如，0.7V)低预定电压α(例如，0.3V)的电压。这样，比较器CMP1比较节点“a”的电压Va与阈值电压VIN+Vf-α。这提供了二极管BD1的导通状态的更快且更可靠的检测。比较器CMP2的反相输入端(-)与节点“a”相连，而比较器CMP2的正相输入端(+)与直流本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：梅本清贵，竹村兴，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：