基于SIP的SOT封装结构制造技术

本实用新型专利技术揭示了一种基于SIP的SOT封装结构，所述SOT封装结构包括：基板，包括芯片封装区、引脚封装区及贴片区，所述贴片区包括若干分离设置的第一贴片区和第二贴片区，第一贴片区与芯片封装区电性连接，第二贴片区与芯片封装区分离设置；芯片，封装于芯片封装区上；若干引脚，包括若干与引脚封装区电性连接的第一引脚及若干与第二贴片区电性连接的第二引脚；SMD器件，封装于第一贴片区和第二贴片区上。本发明专利技术通过重构SOT框架，增加用于封装SMD器件的贴片区，实现了在传统的小封装里面贴装SMD器件的能力；通过SMD器件的增加，实现了SMD器件与内部芯片到外部的连接，从内部实现对产品性能指标的优化，大大拓展了芯片性能。

【技术实现步骤摘要】
基于SIP的SOT封装结构
本技术属于SOT封装
，具体涉及一种基于SIP的SOT封装结构。
技术介绍
SIP(SystemInaPackage，系统级封装)为将多个具有不同功能的有源电子元件与可选无源器件、以及诸如MEMS或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装件，形成一个系统或者子系统。但是SIP基本都在QFN/BGA等先进封装里面实现，但是业界在小的封装体，比如SOT(SmallOutlineTransistorPackage)封装里面，目前还未实现。因此，针对上述技术问题，有必要提供一种基于SIP的SOT封装结构。
技术实现思路
本技术的目的在于提供一种基于SIP的SOT封装结构，以在SOT封装中实现SIP。为了实现上述目的，本技术一实施例提供的技术方案如下：一种基于SIP的SOT封装结构，所述SOT封装结构包括：基板，包括芯片封装区、引脚封装区及贴片区，所述贴片区包括若干分离设置的第一贴片区和第二贴片区，第一贴片区与芯片封装区电性连接，第二贴片区与芯片封装区分离设置；芯片，封装于芯片封装区上；若干引脚，包括若干与引脚封装区电性连接的第一引脚及若干与第二贴片区电性连接的第二引脚；SMD器件，封装于第一贴片区和第二贴片区上。一实施例中，所述第一贴片区上在位于SMD器件和芯片封装区之间和/或第二贴片区上在位于SMD器件和芯片封装区之间设有防扩散结构。一实施例中，所述第二贴片区和第二引脚之间设有防扩散结构。一实施例中，所述防扩散结构为防扩散沟槽或防扩散凸起。一实施例中，所述防扩散结构的宽度大于或等于30μm，深度或高度大于或等于30μm。一实施例中，所述引脚封装区与芯片封装区相连或分离设置。一实施例中，所述第一贴片区与芯片封装区相连设置。一实施例中，所述芯片与第二贴片区及全部或部分引脚封装区通过焊线电性连接。一实施例中，所述SMD器件为电容、电阻、二极管、三极管中的一种或多种的组合。与现有技术相比，本技术具有以下优点：本专利技术通过重构SOT框架，增加用于封装SMD器件的贴片区，实现了在传统的小封装里面贴装SMD器件的能力；通过SMD器件的增加，实现了SMD器件与内部芯片到外部的连接，从内部实现对产品性能指标的优化，大大拓展了芯片性能；通过结构设计保证了打线焊接能力，突破传统小封装一直以来的单纯焊线连接的实现方式。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中为现有技术中SOT23-5框架的示意图；图2为本技术一具体实施例中SOT框架的示意图；图3为本技术一具体实施例中SOT框架上封装SMD器件的示意图；图4为本技术一具体实施例中SOT框架上封装芯片的示意图；图5为本技术一具体实施例中SOT封装结构的示意图。具体实施方式以下将结合附图所示的各实施方式对本技术进行详细描述。但该等实施方式并不限制本技术，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本技术的保护范围内。本技术公开了一种基于SIP的SOT封装结构，该SOT封装结构包括：基板，包括芯片封装区、引脚封装区及贴片区，贴片区包括若干分离设置的第一贴片区和第二贴片区，第一贴片区与芯片封装区电性连接，第二贴片区与芯片封装区分离设置；芯片，封装于芯片封装区上；若干引脚，包括若干与引脚封装区电性连接的第一引脚及若干与第二贴片区电性连接的第二引脚；SMD器件，封装于第一贴片区和第二贴片区上。以下结合具体实施例对本专利技术作进一步说明。参图1所示为现有技术中SOT23-5框架的示意图，其包括基板及若干引脚20’，基板包括芯片封装区11’和若干引脚封装区12’。其中，芯片封装区11’位于基板的中间区域，用于封装芯片(未图示)；引脚封装区12’位于芯片封装区11’的外侧，且引脚封装区12与芯片封装区11’分离设置，引脚20’与引脚封装区12’电性连接，引脚封装区12’与芯片通过焊线等方式电性连接，以提供芯片连接所需要的I/O(输入/输出)。本技术通过重构框架的设计及工艺的设计，在SOT封装结构里，既保留原来的打线焊接能力，同时又实现了SMD贴片焊接能力，在封装结构内可以增加贴片器件，形成电路连接，在原有芯片的基础，进一步优化了产品的性能指标。参图5并结合图2至图4所示，本实施例中的SOT封装结构包括：基板，包括芯片封装区11、引脚封装区121、122、123、124及贴片区，贴片区包括若干分离设置的第一贴片区131和第二贴片区132，第一贴片区131与芯片封装区11电性连接，第二贴片区132与芯片封装区11分离设置；芯片30，封装于芯片封装区11上；若干引脚，包括若干与引脚封装区121、122、123、124电性连接的第一引脚21、22、23、24及若干与第二贴片区132电性连接的第二引脚25；SMD器件40，封装于第一贴片区131和第二贴片区132上。进一步地，本实施例中的引脚封装区121、122、124与芯片封装区11分离设置，而引脚封装区123与芯片封装区11相连设置，但芯片封装区11上的芯片30与引脚封装区121、122、123、124均为电气隔离，芯片30与引脚封装区121、122、123、124之间通过焊线电性连接。本实施例中的贴片区包括第一贴片区131和第二贴片区132，其中，第一贴片区131与芯片封装区11相连设置，第二贴片区132与芯片封装区11分离设置，且第二贴片区132与第二引脚25电性连接。贴片区用于贴装SMD器件，本实施例中在贴片区封装SMD器件后，SMD器件分别与第一引脚23和第二引脚25电性连接。当然，在其他实施例中也可以通过调整贴片区的位置或形状，实现其他引脚之间SMD器件的封装。优选地，本实施例中的芯片30与第二贴片区132之间通过焊线电性连接。其中，SMD器件包括但不限于SMD贴片电容、SMD贴片电阻、SMD贴片二极管、SMD贴片三极管、SMD贴片集成电路中的一种或多种。进一步地，本实施例中第一贴片区131上在位于SMD器件40和芯片封装区11之间设有第一防扩散结构141，第二贴片区132上在位于SMD器件40和芯片封装区11之间设有第二防扩散结构142，第二贴片区132和第二引脚25之间设有第三防扩散结构143。防扩散结构的设置用于防止焊接材料在焊接时向芯片封装区及引脚扩散。优选地，本实施例中的第一防扩散结构本文档来自技高网...

【技术保护点】
1.一种基于SIP的SOT封装结构，其特征在于，所述SOT封装结构包括：/n基板，包括芯片封装区、引脚封装区及贴片区，所述贴片区包括若干分离设置的第一贴片区和第二贴片区，第一贴片区与芯片封装区电性连接，第二贴片区与芯片封装区分离设置；/n芯片，封装于芯片封装区上；/n若干引脚，包括若干与引脚封装区电性连接的第一引脚及若干与第二贴片区电性连接的第二引脚；/nSMD器件，封装于第一贴片区和第二贴片区上。/n

【技术特征摘要】
1.一种基于SIP的SOT封装结构，其特征在于，所述SOT封装结构包括：
基板，包括芯片封装区、引脚封装区及贴片区，所述贴片区包括若干分离设置的第一贴片区和第二贴片区，第一贴片区与芯片封装区电性连接，第二贴片区与芯片封装区分离设置；
芯片，封装于芯片封装区上；
若干引脚，包括若干与引脚封装区电性连接的第一引脚及若干与第二贴片区电性连接的第二引脚；
SMD器件，封装于第一贴片区和第二贴片区上。


2.根据权利要求1所述的基于SIP的SOT封装结构，其特征在于，所述第一贴片区上在位于SMD器件和芯片封装区之间和/或第二贴片区上在位于SMD器件和芯片封装区之间设有防扩散结构。


3.根据权利要求1所述的基于SIP的SOT封装结构，其特征在于，所述第二贴片区和第二引脚之间设有防扩散结构。


4.根据权利要求2或3...

【专利技术属性】
技术研发人员：解燕旗，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：新型
国别省市：江苏;32