芯片的形式验证方法、设备和存储介质技术

本申请实施例提供一种芯片的形式验证方法、设备和存储介质。方法包括：获取与芯片设计代码相对应的综合网表；将所述综合网表按照设计功能划分为多个功能模块，其中，每个所述功能模块均具有边界和层次信息，多个所述功能模块的划分方式不改变所述综合网表对应的寄存器传输级的逻辑层次结构；基于多个所述功能模块对所述综合网表进行形式验证。本实施例实施例提供的芯片的形式验证方法、设备和存储介质，有效地缩短了形式验证的运行时间，进一步提高了形式验证的质量和效率。

【技术实现步骤摘要】
【国外来华专利技术】芯片的形式验证方法、设备和存储介质
本专利技术实施例涉及芯片设计
，尤其涉及一种芯片的形式验证方法、设备和存储介质。
技术介绍
随着超大规模集成电路的发展，逻辑门的个数越来越多，寄存器转换级电路(RegisterTransferLevel，简称RTL)代码到综合网表的形式验证的运行时间逐渐变长，占用资源的消耗越来越大，导致芯片设计在实现交付的效率低下，并且时间不可把控，特别是在遇到需要迭代修改时，严重影响形式验证的效率和进度。
技术实现思路
本专利技术实施例提供了一种芯片的形式验证方法、设备和存储介质。本专利技术的第一方面是为了提供一种芯片的形式验证方法，包括：获取与芯片设计代码相对应的综合网表；将所述综合网表按照设计功能划分为多个功能模块，其中，每个所述功能模块均具有边界和层次信息，多个所述功能模块的划分方式不改变所述综合网表对应的寄存器传输级的逻辑层次结构；基于多个所述功能模块对所述综合网表进行形式验证。本专利技术的第二方面是为了提供一种芯片的形式验证设备，包括：存储器，用于存储计算机程序；处理器，用于运行所述存储器中存储的计算机程序以实现：获取与芯片设计代码相对应的综合网表；将所述综合网表按照设计功能划分为多个功能模块，其中，每个所述功能模块均具有边界和层次信息，多个所述功能模块的划分方式不改变所述综合网表对应的寄存器传输级的逻辑层次结构；基于多个所述功能模块对所述综合网表进行形式验证。本专利技术的第三方面是为了提供一种计算机可读存储介质，所述存储介质为计算机可读存储介质，该计算机可读存储介质中存储有程序指令，所述程序指令用于第一方面所述的芯片的形式验证方法。本专利技术实施例提供的芯片的形式验证方法、设备和存储介质，有效地缩短了形式验证的运行时间，进一步提高了形式验证的质量和效率。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1为本专利技术实施例提供的一种芯片的形式验证方法的流程示意图；图2为本专利技术实施例提供的将所述综合网表按照设计功能划分为多个功能模块的示意图；图3为本专利技术实施例提供的检测所述功能模块进行形式验证的状态是否为正常状态的流程示意图；图4为本专利技术实施例提供的另一种芯片的形式验证方法的流程示意图；图5为本专利技术实施例提供的将所述功能模块划分为多个子功能模块的示意图；图6为本专利技术实施例提供的又一种芯片的形式验证方法的流程示意图；图7为本专利技术实施例提供的另一种芯片的形式验证方法的流程示意图；图8为本专利技术实施例提供的又一种芯片的形式验证方法的流程示意图；图9为本专利技术实施例提供的另一种芯片的形式验证方法的流程示意图；图10为本专利技术实施例提供的综合网表中包括除了多个功能模块之外的寄存器传输级代码的示意图；图11为本专利技术实施例提供的一种芯片的形式验证设备的结构示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。随着超大规模集成电路的发展，综合之后的逻辑门越来越多，从RTL代码到形式验证操作之间所需要的运行时间逐渐变长，占有资源消耗越来越大，导致芯片设计实现交付的效率低下，并且时间不可把控，特别遇到需要迭代修改的时候，形式验证所需要的运行时间和准确性成了瓶颈，并且容易影响形式验证的效率和进度。在超大规模集成电路的设计过程中，当遇到运行时间和资源占有率的问题，可以基于下述表1中的建议信息进行调整。然而，对于表1中的建议信息，要么增大研发成本，要么影响性能、功耗和面积的优化。表1建议影响持续更新软件版本受制于供应商用最快的机器项目资源的调配把模块划的更小一些模块划分的一个维度避免形式验证不友好代码风格对部分模块有价值使用利于形式验证的综合策略影响性能、功耗和面积的优化下面结合附图，对本专利技术的一些实施方式作详细说明。在各实施例之间不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。图1为本专利技术实施例提供的一种芯片的形式验证方法的流程示意图；参考附图1所示，本实施例提供了一种芯片的形式验证方法，该方法的执行主体为形式验证设备，可以理解的是，该形式验证设备可以实现为软件、或者软件和硬件的组合。具体的，该形式验证方法可以包括：步骤S101：获取与芯片设计代码相对应的综合网表。步骤S102：将综合网表按照设计功能划分为多个功能模块，其中，每个功能模块均具有边界和层次信息，多个功能模块的划分方式不改变综合网表对应的寄存器传输级的逻辑层次结构。步骤S103：基于多个功能模块对综合网表进行形式验证。以下针对上述步骤进行详细阐述：步骤S101：获取与芯片设计代码相对应的综合网表。具体的，在获取到芯片设计代码之后，可以利用电子设计自动化(ElectronicsDesignAutomation，简称EDA)工具对芯片设计代码进行逻辑综合处理，获得与芯片设计代码相对应的综合网表。步骤S102：将综合网表按照设计功能划分为多个功能模块，其中，每个功能模块均具有边界和层次信息，多个功能模块的划分方式不改变综合网表对应的寄存器传输级的逻辑层次结构。综合网表划分是基于寄存器转换级电路中的模块结构和层次进行的。需要说明的是，虽然综合网表划分的多个功能模块是基于寄存器转换级电路中的模块的初始划分而进行的，但是综合网表划分的多个功能模块是在寄存器转换级电路中的初始划分的模块的基础上进行重新划分而得到的。在获取到综合网表之后，可以对综合网表中包括的寄存器单元进行分析处理，从而可以获取到与综合网表相对应的多个设计功能，而后可以将综合网表按照设计功能划分为多个功能模块，其中，每个功能模块均具有边界和层次信息，所存在的边界和层次信息用于方便识别综合网表中所包括的功能模块。并且，在对综合网表进行模块划分操作时，多个功能模块的划分方式并不改变综合网表对应的寄存器传输级的逻辑层次结构。根据本专利技术的一实施方式，多个所述功能模块的划分方式仅用于形式验证阶段。举例来说，如图2所示，在获取到综合网表之后，可以对本文档来自技高网...

【技术保护点】
1.一种芯片的形式验证方法，其特征在于，包括：/n获取与芯片设计代码相对应的综合网表；/n将所述综合网表按照设计功能划分为多个功能模块，其中，每个所述功能模块均具有边界和层次信息，多个所述功能模块的划分方式不改变所述综合网表对应的寄存器传输级的逻辑层次结构；/n基于多个所述功能模块对所述综合网表进行形式验证。/n

【技术特征摘要】
【国外来华专利技术】1.一种芯片的形式验证方法，其特征在于，包括：
获取与芯片设计代码相对应的综合网表；
将所述综合网表按照设计功能划分为多个功能模块，其中，每个所述功能模块均具有边界和层次信息，多个所述功能模块的划分方式不改变所述综合网表对应的寄存器传输级的逻辑层次结构；
基于多个所述功能模块对所述综合网表进行形式验证。


2.根据权利要求1所述的方法，其特征在于，基于多个所述功能模块对所述综合网表进行形式验证，包括以下至少之一：
对多个所述功能模块中的至少一个功能模块单独进行形式验证；
对包括至少两个功能模块的至少一个功能模块单元进行形式验证；
对由所有功能模块构成的整体进行形式验证。


3.根据权利要求1所述的方法，其特征在于，在基于多个所述功能模块对所述综合网表进行形式验证时，所述方法还包括：
针对多个功能模块，检测所述功能模块进行形式验证的状态是否为正常状态。


4.根据权利要求3所述的方法，其特征在于，所述检测所述功能模块进行形式验证的状态是否为正常状态，包括：
获取与所述功能模块相对应的验证时间；
根据所述验证时间检测所述功能模块进行形式验证的状态是否为正常状态。


5.根据权利要求4所述的方法，其特征在于，根据所述验证时间检测所述功能模块进行形式验证的状态是否为正常状态，包括：
在所述验证时间小于预设时间阈值时，则确定所述功能模块进行形式验证的状态为正常状态；
在所述验证时间大于或等于预设时间阈值时，则确定所述功能模块进行形式验证的状态为异常状态。


6.根据权利要求3所述的方法，其特征在于，在确定所述功能模块进行形式验证的状态为异常状态之后，所述方法还包括：
将所述功能模块划分为多个子功能模块，其中，每个所述子功能模块具有边界和层次信息；
基于多个所述子功能模块对所述功能模块进行形式验证。


7.根据权利要求6所述的方法，其特征在于，将所述功能模块划分为多个子功能模块，包括：
获取与所述功能模块相对应的模块设计信息；
根据所述模块设计信息将所述功能模块划分为多个子功能模块。


8.根据权利要求1-7中任意一项所述的方法，其特征在于，所述方法还包括：
检测所述综合网表是否发生更新；
在所述综合网表发生更新时，确定与所述综合网表相对应的网表更新部分；
获取与所述网表更新部分相对应的至少一个更新功能模块；
仅对至少一个所述更新功能模块进行形式验证。


9.根据权利要求1-7中任意一项所述的方法，其特征在于，在基于多个所述功能模块对所述综合网表进行形式验证之前，所述方法还包括：
识别所述功能模块是否通过形式验证；
在所述功能模块通过形式验证时，将所述功能模块设置为用于标识已通过形式验证的黑盒模块。


10.根据权利要求9所述的方法，其特征在于，基于多个所述功能模块对所述综合网表进行形式验证，包括：
识别多个所述功能模块中是否包括已通过形式验证的黑盒模块；
在多个所述功能模块中包括黑盒模块时，则对多个所述功能模块中除了所述黑盒模块的其他功能模块进行形式验证。


11.根据权利要求1-7中任意一项所述的方法，其特征在于，所述综合网表中包括除了多个功能模块之外的寄存器传输级代码，所述方法还包括：
获取针对所述寄存器传输级代码的验证请求；
根据所述验证请求对所述寄存器传输级代码进行形式验证。


12.一种芯片的形式验证设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于运行所述存储器中存储的计算机程序以实现：
获取与芯片设计代码相对应的综合网表；
将所述综合网表按照设计功能划分为多个功能...

【专利技术属性】
技术研发人员：李书豪，吴亮，刘其龙，
申请(专利权)人：深圳市大疆创新科技有限公司，
类型：发明
国别省市：广东;44