本发明专利技术涉及一种单片机存储系统，包括多路选择器；所述多路选择器接受单片机的处理模块输出的ＲＤ、ＷＲ和ＰＳＥＮ信号，并通过第一数据总线和第三数据总线和单片机的处理模块输出模块连接；所述多路选择器通过第二总线与外部ＦＬＡＳＨ连接，并通过第四数据总线与外部ＲＡＭ连接，所述多路选择器还接受外部选通信号ＳＥＬ，用于选通总线；所述多路选择器还接受ＥＡ信号；所述第一总线与单片机的处理模块中的内部程序存储区连接，所述第三总线与单片机的处理模块中的内部数据存储区连接。本发明专利技术可以将Ｐ０和Ｐ２口分离出来供用户在使用外接存储器时也能作为一般通用的Ｉ／Ｏ控制口使用，提高Ｐ口的利用率，而且降低Ｐ０和Ｐ２口的设计复杂度。
SCM storage system
The invention relates to a chip storage system, including multiplexer; the multiplexer accepts RD, WR and PSEN output signal processing module MCU, and connected by the processing module, output module first data bus and a data bus and third MCU; the multiplexer through second is connected to the external FLASH bus, and by fourth the data bus is connected to the external RAM, the multiplexer receives external strobe signal SEL for selecting bus; the multiplexer also accepts EA signal; connecting the internal program memory area of the first processing module and microcontroller in the data storage area, connecting the internal processing module of the third bus and single chip microcomputer in. I / O control of the invention can be P0 and P2 separated for users in the use of external memory can be used as a general port to use, improve the utilization rate of P, and reduce the design complexity of P0 and P2.
【技术实现步骤摘要】
本专利技术涉及单片机，尤其涉及一种单片机存储器外扩构架。技术背景通常的单片机包括中央处理器(即CPU中的运算器和控制器)、只读存储 器(R0M)、读写存储器(随机存储器RAM)、输入/输出口 (分为并行口和串行 口 1/0口)、总线及片内振荡器等等。单片机的输入/输出口，通常包括有4组I/0 口 P0 P3，其中有很多口都 具有复用功能，比如在扩展外部存储器时，P0 口作为数据和地址分时复用， P2 口作为地址总线的高8位使用。单片机的总线，包括程序总线和数据总线，串口线等。ALE、 EA、 WR、 RD、 PSEN信号是分别专门用于扩展程序和数据存储器的控制信号。通常的单片机的程序都存储在ROM中(ROM里的内容在掉电情况下仍能保 持)，而需要变化的数据保存在RAM中(可以随时修改，且每次处理的数据不 确定)，这是因为与通用计算机不同的一个显著特点是它的程序设计成功后， 一般是固定不变的，因而程序(包括常数表)可以而且也应该一次性的永久放 到单片机内，这样即省去每次开机后的程序重新装入步骤，还可以防止因掉电 和其他干扰而引起的程序丢失的错误。在物理上有四个存储空间片内程序存 储器，片外程序存储器，片内数据存储器，片外数据存储器。如图5所示为通 常单片机(MCU)的结构图原理图，扩展外部程序存储器时(扩展接法如图6): 当EA引脚接低电平时，只访问外部程序存储器，不管内部是否有存储器， 当EA引脚接高电平时，若程序指针计数器(PC)所指地址空间超过片内 可寻址空间则自动转到寻外部程序存储器，此时P2 口送出高8位的程序地址， P0 口送出低8位程序地址。作为P0 口在某时刻送出的到底是低8位的地址还 是传送的数据，由ALE来同步区别当ALE为高电平时，送出的为低8位地址， 外接的地址锁存器用ALE将地址锁存起来即可。扩展外部数据存储器时(扩展接法如图7):当MCU所执行的命令为M0VX时，将访问外部的数据存储器，此时P2 口 送出高8位的程序地址，P0 口送出低8位程序地址。作为PO口在某时刻送出 的到底是低8位的地址还是传送的数据，由ALE来同步区别当ALE为高电平 时，送出的为低8位地址，外接的地址锁存器用ALE将地址锁存起来即可(如 图6)。此时P0和P2 口的作用与扩展程序存储器时是相同的。但是，由于使用了外扩的存储器，此时的PO和P2 口 (共16根控制线)已 经没有一般的I/O 口的功能，PO 口为地址数据复用总线，P2 口作为数据总线， 导致在用户程序中无法使用这两个接口用于控制，限制了用户使用单片机的宝 贵资源，降低了程序在存储结构不同时的可移植性，造成P口资源的浪费，使 其不能用于控制，降低了MCU的控制能力，这样在获得大量扩展存储器资源的 时候却同时丢失了大量的控制外围器件的能力。目前己有的方法是增加控制 口，比如增加一些P口，比如有的增强型单片机将P 口增加到8组，但这会增 加芯片的设计难度和降低设计的可移植性，并且在这种结构下对存储器的扩展 都需要外接锁存器，译码电路等附加电路，若需要同时扩展数据存储区和程序 存储区则还需要一块逻辑电路来对P0和P2口所传输的是程序还是数据总线信号。
技术实现思路
为了解决上述问题，本专利技术提供一种单片机存储器结构，将其数据总线和 程序总线分别接出到外部接口，并且可以在通过配置实现程序既可从扩展的存 储区读取代码，也可以将扩展的数据存储区作为程序存储区使用。 本专利技术提供了一种单片机存储系统，包括多路选择器； 所述多路选择器接受单片机的处理模块输出的RD、 WR和PSEN信号，并通过第一数据总线和第三数据总线和单片机的处理模块输出模块连接；所述多路选择器通过第二总线与外部FLASH连接，并通过第四数据总线与 外部RAM连接，所述多路选择器还接受外部选通信号SEL，用于选通总线； 所述多路选择器还接受EA信号； 所述第一总线与单片机的处理模块中的内部程序存储区连接，所述第三总 线与单片机的处理模块中的内部数据存储区连接。所述单片机的处理模块为的P口无复用功能的单片机。 当EA接高电平时，所述单片机从内部程序存储区中读取程序； 当EA接低电平时，各信号的工作方式如下表所示<table>table see original document page 6</column></row><table>所述多路选择器包括第一复用器，用于选通第一总线和第二总线，或者经FLASH到RAM时序转换模块选通第一总线和第四总线；第二复用器，用于选通 第一总线和第四总线，或者选通第三总线和第四总线；第一复用器接受外部选通信号SEL和EA信号，第二复用器接受EA信号。将第二总线和第四总线分别引出到单片机的引脚上。去掉现有的ALE信号和生成ALE信号所需的逻辑以及在P0和P2口产生数据地址复用的逻辑结构。本专利技术提供了一种单片机，包含所述的单片机存储系统。 本专利技术提供了一种在线调试系统，包括所述的单片机，该单片机通过串口与计算机连接；产生外部选通信号SEL的第二开关；产生EA信号的第一开关；通过第三总线与单片机连接的外部FLASH;通过第四总线与单片机连接的外部RAM。本专利技术提供了一种在线调试系统的工作方法，其特征在于，包括 步骤l，烧写内部程序存储器；步骤2，第一开关生成高电平的EA信号，第二开关生成低电平的外部选通信号；步骤3，复位单片机；步骤4，第一开关生成低电平的EA信号，第二开关生成高电平的外部选通 信号；步骤5，复位单片机，调试程序。可以将P0和P2口分离出来供用户在使用外接存储器时也能作为一般通用 的I/0控制口使用，提高P 口的利用率，而且降低P0和P2 口的设计复杂度， 也可以减少ALE信号端口，在进行外扩存储器时，直接接存储器，不需要接地 址锁存器。对外可扩展多种存储器接口，使其可使用不同的存储介质，在不同 的存储器中切换，使其运用更加灵活方便。附图说明图l为本专利技术的总体框图；图2为本专利技术中多路选择器模块的内部结构图；图3a为改进前的接口图；图3b为改进后的接口图；图4为应用本结构的在线调试系统的实际电路原理图；图5为通常MCU结构图；图6为普通MCU外扩程序存储器时结构图；图7为普通MCU外扩数据存储器时结构图；图8为图4所示的在线调试系统的工作流程图。具体实施方式本专利技术中，将单片机的程序总线和数据总线分别引出到引脚上，去掉原来 的ALE信号和生成ALE信号所需的逻辑，去掉在PO和P2 口产生数据地址复用 的逻辑结构，然后将程序总线和数据总线通过一多路选择器，对外形成一个程 序存储器(FLASH)的接口和一个数据存储器(RAM)的接口，这样程序通过对EA信号的不同设置就可以实现从不同的存储器中读写数据，就是既可以将程序存 储在FLASH中(常用方式)，也可将程序和数据存放在RAM中(特殊用法)，这 样可以将WR， RD， PSEN也在引脚上去掉。 下面详细描述本专利技术的技术方案。改进后的两种的外部接口对比图如图3a和图3b所示，其中图3a是改进前的接口图，图3b是改进后的接口图。图3a中，显示了原来有而现在没有的 引脚，图3b中SEL、外扩FLASH总线和外扩RAM总线是现在有而原来没有的 引脚，本文档来自技高网...
【技术保护点】
一种单片机存储系统，其特征在于，包括多路选择器；所述多路选择器接受单片机的处理模块输出的ＲＤ、ＷＲ和ＰＳＥＮ信号，并通过第一数据总线和第三数据总线和单片机的处理模块输出模块连接；所述多路选择器通过第二总线与外部ＦＬＡＳＨ连接 ，并通过第四数据总线与外部ＲＡＭ连接，所述多路选择器还接受外部选通信号ＳＥＬ，用于选通总线；所述多路选择器还接受ＥＡ信号；所述第一总线与单片机的处理模块中的内部程序存储区连接，所述第三总线与单片机的处理模块中的内部数 据存储区连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：王强，
申请(专利权)人：成都方程式电子有限公司，
类型：发明
国别省市：90[中国|成都]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。