【技术实现步骤摘要】
利用有色阻挡的自对准图案化以及由其形成的结构
本公开的实施例是半导体结构和处理的领域，并且特别地，是利用有色阻挡的自对准图案化以及使用利用有色阻挡的自对准图案化制造的结构。
技术介绍
在过去的几十年里，集成电路中特征的缩放已经是不断增长的半导体工业背后的驱动力。按比例缩小到越来越小的特征使得能够实现在半导体芯片的有限面积上的功能单元的增加的密度。例如，缩小晶体管尺寸允许在芯片上并入更多数量的存储器或逻辑器件，从而有助于制造具有增加的容量的产品。然而，对越来越大容量的驱动并不是没有问题。优化每个器件的性能的必要性变得日益重要。常规和当前已知的制造过程中的可变性可能限制将它们进一步扩展到10纳米节点或亚10纳米节点范围的可能性。因此，未来技术节点所需的功能组件的制造可能需要在当前制造过程中或代替当前制造过程引入新的方法或新技术的集成。附图说明图1A-1E图示根据本公开的一个实施例的表示在利用有色阻挡的自对准图案化的方法中的各种操作的横截面视图。图2图示根据本公开的一个实施例的使用利用有色阻...
【技术保护点】
1.一种集成电路结构，包括：/n在衬底上方的层间电介质(ILD)层；/n在所述ILD层上的硬掩模层；/n多个导电互连线，所述多个导电互连线在所述ILD层和所述硬掩模层中并且由所述ILD层和所述硬掩模层间隔开，所述多个导电互连线包括：/n具有第一宽度的第一互连线；/n以第一距离紧邻所述第一互连线的第二互连线，所述第二互连线具有所述第一宽度；/n以所述第一距离紧邻所述第二互连线的第三互连线，所述第三互连线具有所述第一宽度；以及/n以大于所述第一距离的第二距离紧邻所述第三互连线的第四互连线，所述第四互连线具有大于所述第一宽度的第二宽度。/n
【技术特征摘要】
20190923 US 16/5790881.一种集成电路结构，包括：
在衬底上方的层间电介质(ILD)层；
在所述ILD层上的硬掩模层；
多个导电互连线，所述多个导电互连线在所述ILD层和所述硬掩模层中并且由所述ILD层和所述硬掩模层间隔开，所述多个导电互连线包括：
具有第一宽度的第一互连线；
以第一距离紧邻所述第一互连线的第二互连线，所述第二互连线具有所述第一宽度；
以所述第一距离紧邻所述第二互连线的第三互连线，所述第三互连线具有所述第一宽度；以及
以大于所述第一距离的第二距离紧邻所述第三互连线的第四互连线，所述第四互连线具有大于所述第一宽度的第二宽度。
2.根据权利要求1所述的集成电路结构，其中，所述第一宽度由第一光刻过程来限定，并且所述第二宽度由不同于所述第一光刻过程的第二光刻过程来限定。
3.根据权利要求1或2所述的集成电路结构，还包括：
以大于所述第一距离的第三距离紧邻所述第四互连线的第五互连线，所述第五互连线具有小于所述第二宽度的第三宽度。
4.根据权利要求3所述的集成电路结构，其中，所述第三宽度大于所述第一宽度。
5.根据权利要求3所述的集成电路结构，其中，所述第三宽度与所述第一宽度相同。
6.根据权利要求3所述的集成电路结构，还包括：
以大于所述第三距离的第四距离紧邻所述第五互连线的第六互连线，所述第六互连线具有第四宽度。
7.根据权利要求6所述的集成电路结构，其中，所述第四宽度大于所述第一宽度且大于所述第三宽度，且其中所述第四宽度小于所述第三宽度。
8.一种集成电路结构，包括：
在衬底上方的层间电介质(ILD)层；
在所述ILD层上的硬掩模层；
多个导电互连线，所述多个导电互连线在所述ILD层和所述硬掩模层中并且由所述ILD层和所述硬掩模层间隔开，所述多个导电互连线包括：
具有第一宽度的第一互连线；
以第一距离紧邻所述第一互连线的第二互连线，所述第二互连线具有所述第一宽度；
以所述第一距离紧邻所述第二互连线的第三互连线，所述第三互连线具有所述第一宽度；
以大于所述第一距离的第二距离紧邻所述第三互连线的第四互连线，所述第四互连线具有大于所述第一宽度的第二宽度；
以大于所述第一距离的第三距离紧邻所述第四互连线的第五互连线，所述第五互连线具有大于所述第一宽度的第三...
【专利技术属性】
技术研发人员：MK哈兰，R帕特尔，RE申克，CH华莱士，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。