【技术实现步骤摘要】
半导体装置
本公开涉及一种半导体装置及其制造方法,且特别涉及一种无阻障的内连线结构及其制造方法。
技术介绍
集成电路(integratedcircuit,IC)产业已历经了指数成长。IC材料及设计的技术性进步已产生了数个世代的ICs,其中各世代都比前一世代具有更小且更复杂的电路。在IC演进的历程中,功能密度(即单位芯片面积的内连线装置数目)通常会增加,而几何尺寸(即可使用制程生产的最小元件(或线))却减少。此微缩化(scalingdown)的制程通常通过提高生产效率及降低相关成本来提供效益。这种微缩化也已增加了ICs加工及制造的复杂性,且为了实现这些进步,在IC加工及制造中需要类似的发展。举例而言,多层内连线(multilayerinterconnect,MLI)部件随着IC部件尺寸不断缩小而变得越来越紧密,MLI部件中的内连线表现出更高的寄生电阻,这为性能、产率及成本带来挑战。已观察到的是,先进IC技术节点中的内连线表现出较高的寄生电阻可导致显着的电阻电容延迟(resistive-capacitivedelay,R ...
【技术保护点】
1.一种半导体装置,包括:/n一第一介电层,具有一第一顶表面;及/n一垂直内连线结构,延伸穿过该第一介电层并上升到该第一介电层的该第一顶表面上方。/n
【技术特征摘要】 【专利技术属性】
20190917 US 16/572,6701.一种半导体装置,包括:
技术研发人员:王培宇,锺政庭,李韦儒,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。