具有集成电感器，电阻器和电容器的功率半导体封装制造技术

一种功率半导体封装包括一个引线框、一个低端场效应晶体管(FET)、一个高端FET、一个电容器、一个电阻器、一个电感器组件、第一种多个接合引线以及一个模塑封装。在一个示例中，整个电感器组件放置在高于整个低端FET、高于整个高端FET以及高于整个第一种接合引线的位置上。在另一个示例中，低端FET的底面和电感器组件的底面是共面的。

【技术实现步骤摘要】
具有集成电感器，电阻器和电容器的功率半导体封装
本专利技术主要涉及一种半导体封装及其制造方法。更确切地说，本专利技术涉及一种具有一个集成的电感器、一个集成的电容器以及一个集成的电阻器的驱动金属-氧化物-硅晶体管(DrMOS)。
技术介绍
传统的DrMOS在DrMOS封装外部具有一个电感器。图2所示的Yin等人的美国专利号10、111和333，在DrMOS封装中具有一个集成的电感器、一个集成的电容器以及一个集成的电阻器。本专利技术没有使用金属夹片。在一个示例中，封装的尺寸从7毫米×7毫米×5毫米缩小至6毫米×6毫米×5毫米。电流从20-60安培降至小于10安培。本专利技术所述的功率半导体封装包括一个控制器、两个场效应晶体管(FET)以及一个集成的电感器、一个集成的电容器以及一个集成的电阻器。由于集成了电感器，其优点包括更小的外形尺寸、更好的散热和更高的电效率。通过集成方法，针对驱动器和FET动态性能、系统电感和功率FETRDS(ON)，优化了完整的开关功率级。
技术实现思路
本专利技术提出了一种功率半导体封装，包括一个本文档来自技高网...

【技术保护点】
1.一种功率半导体封装包括：/n一个引线框，包括/n一个第一芯片焊盘；/n一个第二芯片焊盘；/n一个第一末端焊盘；以及/n一个第二末端焊盘，其中第一末端焊盘和第二末端焊盘设置在高于第一芯片焊盘和第二芯片焊盘的位置上；/n一个低端场效应晶体管(FET)，其底面漏极电极连接到第一芯片焊盘上，低端FET包括一个源极电极和一个栅极电极，在低端FET的顶面上；/n一个高端FET，其底面漏极电极连接到第二芯片焊盘上，高端FET包括一个源极电极和一个栅极电极，在高端FET的顶面上；/n多个第一接合引线，将高端FET的顶面源极电极连接到第一芯片焊盘上；/n一个电感器组件，包括一个第一端口和一个第二端口，第一端...

【技术特征摘要】
20190918 US 16/575,193;20200225 US 16/801,0231.一种功率半导体封装包括：
一个引线框，包括
一个第一芯片焊盘；
一个第二芯片焊盘；
一个第一末端焊盘；以及
一个第二末端焊盘，其中第一末端焊盘和第二末端焊盘设置在高于第一芯片焊盘和第二芯片焊盘的位置上；
一个低端场效应晶体管(FET)，其底面漏极电极连接到第一芯片焊盘上，低端FET包括一个源极电极和一个栅极电极，在低端FET的顶面上；
一个高端FET，其底面漏极电极连接到第二芯片焊盘上，高端FET包括一个源极电极和一个栅极电极，在高端FET的顶面上；
多个第一接合引线，将高端FET的顶面源极电极连接到第一芯片焊盘上；
一个电感器组件，包括一个第一端口和一个第二端口，第一端口堆栈在第一末端焊盘上，第二端口堆栈在第二末端焊盘上；
一个第一引线，连接到第一末端焊盘上；以及
一个第二引线，连接到第二末端焊盘上；以及
一个模塑封装，封装低端FET、高端FET、多个第一接合引线、电感器组件、第一引线的大部分、第二引线的大部分以及引线框的大部分。


2.权利要求1所述的功率半导体封装，其中第一引线包括一个第一升高部分，在第一芯片焊盘和第二芯片焊盘上方，第二引线包括一个第二升高部分，在第一芯片焊盘和第二芯片焊盘上方；其中至少一部分第一升高部分构成第一末端焊盘，至少一部分第二升高部分构成第二末端焊盘。


3.权利要求2所述的功率半导体封装，其中第一引线的第一升高部分通过第一导电材料，电子地并机械地连接到电感器组件；并且其中第二引线的第二升高部分通过第二导电材料，电子地并机械地连接到电感器组件。


4.权利要求3所述的功率半导体封装，其中第一导电材料和第二导电材料的任何一种导电材料都是由一种粉末冶金材料制成的。


5.权利要求3所述的功率半导体封装，其中第一导电材料和第二导电材料的任何一种导电材料都是由一种弹性体材料制成的。


6.权利要求3所述的功率半导体封装，其中引线框...

【专利技术属性】
技术研发人员：张晓天，玛丽·简·R·阿琳，陈波，小大卫·布里安·奥拉博尼，王隆庆，印健，
申请(专利权)人：万国半导体国际有限合伙公司，
类型：发明
国别省市：加拿大;CA