具有集成电感器的功率半导体封装及其制造方法技术

一种功率半导体封装包括一个引线框、一个低端场效应晶体管(FET)、一个高端FET、一个第一金属夹、一个第二金属夹、一个电感器组件以及一个模塑封装。低端FET翻转并连接到引线框的第一芯片焊盘上。一种功率半导体封装的制备方法。该方法包括以下步骤：制备一个引线框；将低端FET和高端FET连接到引线框上；安装第一金属夹和第二金属夹；安装一个电感器；制备一个模塑封装；并且使用切单工艺。

【技术实现步骤摘要】
具有集成电感器的功率半导体封装及其制造方法
本专利技术主要涉及一种半导体封装及其制造方法。更确切地说，本专利技术涉及一种具有集成电感器的驱动金属-氧化物-硅晶体管(DrMOS)。
技术介绍
传统的DrMOS在DrMOS封装外部具有一个电感器。图2所示的Yin等人的美国专利号10、111和333，在切换电源模块中具有一个电感器。本专利技术说明书在DrMOS封装中具有一个集成的电感器。本专利技术还使用金属夹互连，以便降低电子噪声，并增大散热。本专利技术所述的功率半导体封装包括一个控制器、两个场效应晶体管(FET)以及一个电感器。由于集成了电感器，其优点包括更小的外形尺寸、更好的散热和更高的电效率。通过集成方法，针对驱动器和FET动态性能、系统电感和功率FETRDS(ON)，优化了完整的开关功率级。
技术实现思路
本专利技术提出了一种半导体封装，包括一个引线框、一个低端场效应晶体管(FET)、一个高端FET、一个第一金属夹、一个第二金属夹、一个电感器组件以及一个模塑封装。低端FET翻转并连接到引线框架的第一芯片焊盘上。本专利技术还公开了一种用于制造功率半导体封装的方法。该方法包括提供引线框的步骤；将低端FET和高端FET附接到引线框架；安装第一金属夹和第二金属夹；安装电感器；形成模制封装；并应用切单工艺。附图说明图1表示在本专利技术的示例中，一种半导体封装的透视图。图2表示在本专利技术的示例中，图1所示的功率半导体封装的剖面图。图3表示在本专利技术的示例中，一种DrMOS的电路图。图4表示在本专利技术的示例中，制造一种功率半导体封装工艺的流程图。图5A、5B、5C、5D、5E和5F表示在本专利技术的示例中，制造功率半导体封装工艺的步骤。具体实施方式图1表示在本专利技术的示例中，功率半导体封装100的透视图。图2表示沿图1的AA’线，功率半导体封装100的剖面图。功率半导体封装100包括一个引线框120、一个低端场效应晶体管(FET)140、一个图5B所示的高端FET150、一个第一金属夹160、一个第二金属夹170、一个电感器组件180以及一个模塑封装190。引线框120包括一个图5A所示的第一芯片焊盘522、一个第二芯片焊盘524、一个第一终端焊盘526以及一个第二终端焊盘528。第一终端焊盘526电连接到图3所示的开关节点VSWH端口326上。第二终端焊盘528电连接到图3所示的Vout端口328上。低端FET140被翻转并被连接到第一芯片焊盘522。导电FET140包括在低端FET140的顶表面上的源电极140S和栅电极140G。高端FET150被连接在第二芯片焊盘524上。高端FET150包括一个图5B所示的源电极150S，以及一个在高端FET150顶面上的栅电极150G。第一金属夹160将低端FET140的漏极140D以及高端FET150中图5B所示的源电极150S，连接到引线框120中图5A所示的第一末端焊盘526上。第二金属夹170安装在引线框架120的图5A所示的第二末端焊盘528上。电感器组件180包括一个线圈181；一个连接到第一金属夹160上的第一引线框182；以及一个连接到第二金属夹170上的第二引线框184。模塑封装190封装了低端FET140、高端FET150、第一金属夹160、第二金属夹170、电感器组件180以及引线框120的绝大部分。在本专利技术的示例中，引线框120的底面暴露于模塑封装190。在本专利技术的示例中，第一金属夹160通过第一导电材料201，电子地并机械地连接到低端FET140的漏电极140D上。第一金属夹160通过图5C所示的第二导电材料202(如图中虚线所示)，电子地并机械地连接到高端FET150的源极电极150S上。第一金属夹160通过第三导电材料203，电子地并机械地连接到引线框120的第一末端焊盘526上。第二金属夹170通过第四导电材料204，电子地并机械地连接到引线框120的第二末端焊盘528上。在本专利技术的示例中，第一导电材料201由一种焊锡膏材料制成。第二导电材料202由一种焊锡膏材料制成。第三导电材料203由一种焊锡膏材料制成。第四导电材料204由一种焊锡膏材料制成。在本专利技术的示例中，第一金属夹160包括一个升高部分167。电感器组件180的第一引线182通过第五导电材料205，电子地并机械地连接到第一金属夹160的升高部分167上。电感器组件180的第二引线184通过第六导电材料206，电子地并机械地连接到第二金属夹170的升高部分177上。在本专利技术的示例中，第五导电材料205和第六导电材料206的每一种导电材料都是由通过混合烧结工艺实现的粉末冶金材料制成的。在本专利技术的示例中，第五导电材料205和第六导电材料206的每一种导电材料都是由一种弹性体材料制成的。在本专利技术的示例中，第五导电材料205和第六导电材料206的每一种导电材料都是由一种环氧材料制成的。在本专利技术的示例中，集成电路(IC)591安装在引线框120上。多个连接引线593将IC591连接到引线框120的多个引线595上。图3表示在本专利技术的示例中，一种DrMOS的电路图300。该DrMOS包括一个子封装302、一个电感器330以及多个电容器370。子封装302包括一个控制器310、一个低端FET340以及一个高端FET350。图4表示在本专利技术的示例中，一种功率半导体封装的制备工艺400的流程图。工艺400从区块402开始。为了简便，图5F的虚线中的右侧部分(与实线中相应的左侧部分一样)并没有表示在图5A、5B、5C、5D和5E中。在区块402中，参见图5A，提供了一个引线框120。引线框120包括一个第一芯片焊盘522、一个第二芯片焊盘524、一个第一末端焊盘526以及一个第二末端焊盘528。区块402之后是区块404。在区块404中，参见图5A，低端FET140翻转并连接到第一芯片焊盘522上。低端FET140包括一个图2所示的源极电极140S以及一个在低端FET140顶面上的如图2所示的栅极电极140G。高端FET150连接到第二芯片焊盘524上。高端FET150包括一个源极电极150S以及一个在高端FET150顶面上的栅极电极150G。区块404之后是区块406。在区块406中，如图5C所示，第一金属夹160将低端FET140中如图2所示的漏极电极140D以及高端FET150中图5B所示的源极电极150S，连接到引线框120的第一末端焊盘526上。第二金属夹170安装在引线框120的第二末端焊盘528上。第一金属夹160通过图2所示的第一导电材料201，电子地并机械地连接到低端FET140中图2所示的漏极电极140D上。第一金属夹160通过第二导电材料(如图中虚线所示)，电子地并机械地连接到高端FET150中图5B所示的源极电极150S上。第一金属夹160通过图2所示的第三导电材料203，电子地并机械地连接到引线框120的第一末端焊盘526上本文档来自技高网...

【技术保护点】
1.一种功率半导体封装包括：/n一个引线框，包括/n一个第一芯片焊盘；/n一个第二芯片焊盘；/n一个第一末端焊盘；以及/n一个第二末端焊盘；/n一个低端场效应晶体管(FET)翻转并连接到第一芯片焊盘上，低端FET包括一个源极电极以及一个栅极电极，在低端FET的顶面上；/n一个连接到第二芯片焊盘上的高端FET，高端FET包括一个源极电极和一个栅极电极，在高端FET的顶面上；/n一个第一金属夹，将低端FET的漏极电极以及高端FET的源极电极连接到引线框的第一末端焊盘上；/n一个第二金属夹，安装在引线框的第二末端焊盘上；/n一个电感器组件，包括：/n一个连接到第一金属夹的第一引线；以及/n一个连接到第二金属夹的第二引线；以及/n一个模塑封装，封装了低端FET、高端FET、第一金属夹、第二金属夹、电感器组件以及引线框的大部分。/n

【技术特征摘要】
20190918 US 16/575,1931.一种功率半导体封装包括：
一个引线框，包括
一个第一芯片焊盘；
一个第二芯片焊盘；
一个第一末端焊盘；以及
一个第二末端焊盘；
一个低端场效应晶体管(FET)翻转并连接到第一芯片焊盘上，低端FET包括一个源极电极以及一个栅极电极，在低端FET的顶面上；
一个连接到第二芯片焊盘上的高端FET，高端FET包括一个源极电极和一个栅极电极，在高端FET的顶面上；
一个第一金属夹，将低端FET的漏极电极以及高端FET的源极电极连接到引线框的第一末端焊盘上；
一个第二金属夹，安装在引线框的第二末端焊盘上；
一个电感器组件，包括：
一个连接到第一金属夹的第一引线；以及
一个连接到第二金属夹的第二引线；以及
一个模塑封装，封装了低端FET、高端FET、第一金属夹、第二金属夹、电感器组件以及引线框的大部分。


2.权利要求1所述的功率半导体封装，其中第一金属夹通过第一导电材料，电子地并机械地连接到低端FET的漏极电极；
其中第一金属夹通过第二导电材料，电子地并机械地连接到高端FET的源极电极；
其中第一金属夹通过第三导电材料，电子地并机械地连接到引线框的第一末端焊盘；并且
其中第二...

【专利技术属性】
技术研发人员：张晓天，玛丽·简·R·阿琳，陈波，小大卫·布里安·奥拉博尼，王隆庆，
申请(专利权)人：万国半导体国际有限合伙公司，
类型：发明
国别省市：加拿大;CA