半导体装置及其制造方法制造方法及图纸

实施方式提供一种具备低成本且电容器特性优异的电容元件的半导体装置。实施方式的半导体装置(1)具备：第一半导体芯片(2)，具备第一金属焊盘(4)和第二金属焊盘(5)；以及第二半导体芯片(3)，具备与第一金属焊盘(4)接合的第三金属焊盘(8)和隔着介电层(12、14)而与第二金属焊盘(5)对置配置的第四金属焊盘(9)，第二半导体芯片(3)经由第一金属焊盘(4)和第三金属焊盘(8)而与第一半导体芯片(2)贴合。

【技术实现步骤摘要】
半导体装置及其制造方法相关申请本申请享受以日本专利申请2019－168887号(申请日：2019年9月17日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。
本专利技术的实施方式涉及半导体装置及其制造方法。
技术介绍
作为用于半导体装置等的电容元件，已知有MIM(金属(Metal)－绝缘物(Insulator)－金属(Metal))构造、MOM(金属(Metal)－氧化物(Oxide)－金属(Metal))构造、MOS(金属(Metal)－氧化物(Oxide)－半导体(Semiconductor))构造等。
技术实现思路
本专利技术将要解决的课题在于，提供具备低成本且能够实现高集成·大电容且电压依赖性小的电容元件的半导体装置及其制造方法。实施方式的半导体装置具备：第一半导体芯片，具备第一金属焊盘和第二金属焊盘；以及第二半导体芯片，具备与所述第一金属焊盘接合的第三金属焊盘、以及隔着介电层而与所述第二金属焊盘对置配置的第四金属焊盘，所述第二半导体芯片经由所述第一金属焊盘和所述第三金属焊盘而与所述第一半导体芯片贴合。附图说明图1是表示实施方式的半导体装置的一部分的剖面图。图2是表示实施方式的半导体装置的其他一部分的剖面图。图3是表示图1所示的半导体装置的制造工序的剖面图。图4是表示图2所示的半导体装置的制造工序的剖面图。图5是表示实施方式的半导体装置的变形例的立体图。图6是表示实施方式的半导体装置的变形例的俯视图。图7是表示实施方式的半导体装置的整体构造的一个例子的剖面图。附图标记说明1…半导体装置，2…第一半导体芯片，3…第二半导体芯片，4…第一金属焊盘，5…第二金属焊盘，6…第一绝缘层，7…第一布线层，8…第三金属焊盘，9…第四金属焊盘，10…第二绝缘层，11…第二布线层，12…绝缘层，13、15…电容元件，14…空隙层。具体实施方式以下，参照附图对实施方式的半导体装置进行说明。另外，在各实施方式中，有时对实质上相同的构成部位标注相同的附图标记，并将其说明省略一部分。附图为示意性的，有厚度与平面尺寸的关系、各部的厚度的比率等与现实不同的情况。说明中的上下等的表示方向的词语在无特别明示的情况下，表示以后述的第一半导体芯片的金属焊盘的形成面为上方的情况下的相对方向，有与以重力加速度方向为基准的现实方向不同的情况。图1是表示实施方式的半导体装置1的一部分的剖面图。另外，在图1中，将纸面左右方向设为x方向，将纸面深度方向设为y方向，将纸面上下方向设为z方向。其他图也相同。图1所示的半导体装置1具备第一半导体芯片2与第二半导体芯片3。第一半导体芯片2与第二半导体芯片3贴合，由此构成了所示的半导体装置1。附图标记S示出了第一半导体芯片2与第二半导体芯片3的贴合面。另外，图1放大示出了第一半导体芯片2与第二半导体芯片3的贴合部分，但如后述那样，第一以及第二半导体芯片2、3分别具备晶体管等半导体元件、布线层。第一半导体芯片2具备第一金属焊盘4、第二金属焊盘5、以及埋入有这些第一以及第二金属焊盘4、5的第一绝缘层6。在第一以及第二金属焊盘4、5连接有布线层7。第二半导体芯片3具备第三金属焊盘8、第四金属焊盘9、埋入有这些第三以及第四金属焊盘8、9的第二绝缘层10。在第三以及第四金属焊盘8、9连接有布线层11。在本实施方式中，作为一个例子，在第一绝缘层6仅设有第一金属焊盘4与第二金属焊盘5，但在第一绝缘层6设有多个金属焊盘。同样，在第二绝缘层10仅设有第三金属焊盘8与第四金属焊盘9，但设有与设于第一绝缘层6的多个金属焊盘的各个连接的金属焊盘。另外，这里示出了在第一以及第三金属焊盘4、8连接有布线层7、11的状态，但第一金属焊盘4以及第三金属焊盘8也可以是未连接于布线层的虚设焊盘。第一金属焊盘4与第三焊盘8有助于第一半导体芯片2与第二半导体芯片3的贴合。另外，第一绝缘层6与第二绝缘层10也有助于第一半导体芯片2与第二半导体芯片3的贴合。即，利用范德华力等使在第一半导体芯片2的表面露出的第一金属焊盘4的表面与在第二半导体芯片3的表面露出的第三金属焊盘8的表面直接接合，并且利用范德华力等使在第一半导体芯片2的表面露出的第一绝缘层6的表面与在第二半导体芯片3的表面露出的第二绝缘层10的表面直接接合，从而将第一半导体芯片2与第二半导体芯片3贴合。另外，在图1中，为了方便，图示了第一金属焊盘4与第三金属焊盘8的界面以及第一绝缘层6与第二绝缘层10的界面，但有时直接接合的第一金属焊盘4与第三金属焊盘8以及第一绝缘层6与第二绝缘层10被一体化，不存在可目视确认的界面。但是，通过分析半导体装置1的剖面，能够辨别第一半导体芯片2与第二半导体芯片3贴合。另外，在第一至第四金属焊盘4、5、8、9中使用铜、铜合金等，但也可以由除它们以外的金属材料构成。在第一以及第二绝缘层6、10中使用氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(Si3N4)等，但也可以由除它们以外的绝缘材料构成，但是优选的是金属氧化物、金属氮氧化物、金属氮化物等无机绝缘物。第一半导体芯片2具有不直接参与贴合的第二金属焊盘5，第二半导体芯片3具有不直接参与贴合的第四金属焊盘9。在这些第二金属焊盘5与第四金属焊盘9之间配置有作为介电层的绝缘层12。即，第二金属焊盘5与第四金属焊盘9隔着绝缘层12对置配置。第二金属焊盘5、第四金属焊盘9与绝缘层12构成了MIM构造的电容元件(电容器)13。作为绝缘层12，能够使用氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(Si3N4)等、钛酸钡(BaTiO3)、锆酸铅(PbZrO3)、钛酸铅(PbTiO3)等、HfO2等高介电常数绝缘材料、掺氟的氧化硅(SiOF)、掺碳的氧化硅(SiOC)等低介电常数绝缘材料等各种电介质材料。对于具有第二金属焊盘5/绝缘层12/第四金属焊盘9的构造的电容元件13而言，由于将在金属贴合工序中利用的多个金属焊盘的一部分利用于电容元件的电极(5、9)，因此仅靠在金属贴合工序中追加绝缘层12的形成工序就能够形成。因而，能够以低成本提供MIM构造的电容元件13。在贴合中，在多个金属焊盘中的、作为未与布线连接的虚设焊盘使用的金属焊盘间，设置介电层，从而能够将电极间置换为电容元件。由此，能够通过置换为布线层的电容元件而提高半导体芯片的面积效率。另外，为了用作电容元件，将金属焊盘与布线电连接。另外，具有绝缘层12作为介电层的电容元件13具有能够通过选择绝缘层12的构成材料而提高介电常数并提高每单位面积的电容这一优点。但是，若绝缘层12的膜厚过厚而高低差变大，则担心难以通过贴合工序进行第一半导体芯片2与第二半导体芯片3的贴合，因此绝缘层12的膜厚优选的是5nm以下。如果绝缘层12的膜厚为5nm以下，则能够不阻碍第一金属焊盘4与第三金属焊盘8的接合地、在第二金属焊盘5与第四金属焊盘9之间配置绝缘层12而形成电容元件13。电容元件13中的介电层并本文档来自技高网...

【技术保护点】
1.一种半导体装置，其中，具备：/n第一半导体芯片，具备第一金属焊盘和第二金属焊盘；以及/n第二半导体芯片，具备与所述第一金属焊盘接合的第三金属焊盘、和隔着介电层而与所述第二金属焊盘对置配置的第四金属焊盘，所述第二半导体芯片经由所述第一金属焊盘和所述第三金属焊盘而与所述第一半导体芯片贴合。/n

【技术特征摘要】
20190917 JP 2019-1688871.一种半导体装置，其中，具备：
第一半导体芯片，具备第一金属焊盘和第二金属焊盘；以及
第二半导体芯片，具备与所述第一金属焊盘接合的第三金属焊盘、和隔着介电层而与所述第二金属焊盘对置配置的第四金属焊盘，所述第二半导体芯片经由所述第一金属焊盘和所述第三金属焊盘而与所述第一半导体芯片贴合。


2.根据权利要求1所述的半导体装置，其中，
所述第一半导体芯片具备第一半导体元件和第一布线层，该第一布线层的一端连接于所述第一金属焊盘以及所述第二金属焊盘的至少一方，并且另一端的至少一部分连接于所述第一半导体元件，
所述第二半导体芯片具备第二半导体元件和第二布线层，该第二布线层的一端连接于所述第三金属焊盘以及所述第四金属焊盘的至少一方，并且另一端的至少一部分连接于所述第二半导体元件。


3.根据权利要求1所述的半导体装置，其中，
所述第二金属焊盘与所述第四金属焊盘隔着作为所述介电层的绝缘层而对置配置。


4.根据权利要求1所述的半导体装置，其中，
所述第二金属焊盘与所述第四金属焊盘隔着作为所述介电层的空隙层而对置配置。


5.根据权利要求1所述的半导体装置，其中，
满足如下至少一个条件：
与所述第一半导体芯片以及所述第二半导体芯片平行的第一方向上的所述第二金属焊盘的长度比所述第四金属焊盘的所述第一方向上的长度长；以及
与所述第一方向交叉且与所述半导体芯片平行的第二方向上的所述第二金属焊盘的长度比所述第四金属焊盘的所述第二方向上的长度短。


6.根据权利要求5所述的半导体装置，其中，
所述介电层设于所述第二金属焊盘上。


7.一种半导体装置，其中，具备：
第一半导体芯片，具有与存储器电连接的第一金属焊盘、与第一布线电连接的第二金属焊盘、以及第三金属焊盘；以及
第二半导体芯片，包含一端与第一电路电连接且另一端与所述第一金属焊盘连接的第四金属焊盘、一端与第二电路电连接且另一端经由介电层而与所述第二金属焊盘连接的第五金属焊盘、以及与所述第三金属焊盘连接的第六金属焊盘，所述第二半导体芯片设于所述第一半导体芯片上。


8.根据权利要求7所述的半导体装置，其中，
所述介电层是绝缘层。


9.根据权利要求7所述的半导体装置，其中，
所述介电层是空隙层。


10.根据权利要求7所述的半导体装置，其中，
所述第三金属焊盘以及所述第六金属焊盘未与布线连接。


11.根据权利要求7所述的半导体装置，其中，

【专利技术属性】
技术研发人员：百百信幸，中塚圭祐，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：日本;JP