一种阵列基板、显示面板及显示装置制造方法及图纸

本实用新型专利技术公开了一种阵列基板，包括衬底基板，以及位于衬底基板上以阵列方式排列的若干子像素区域；每个子像素区域包括两个像素、两个薄膜晶体管、一根扫描线和两个数据线。本申请改变布线方式，使一行栅极驱动扫描线可以驱动两行像素，从而缩小了边框。本实用新型专利技术还公开了一种显示面板，以及一种显示装置。

【技术实现步骤摘要】
一种阵列基板、显示面板及显示装置
本技术涉及液晶显示领域，更具体地，涉及一种阵列基板、显示面板及显示装置。
技术介绍
现有的液晶面板，衬底基板上被多条扫描线及多条数据线分为若干子像素区域。每个子像素区域包括一个像素，一个薄膜晶体管，一条扫描线和一条数据线。驱动方式是通过一条扫描线驱动对应的一条数据线和像素相连，当扫描信号逐级扫描时，每个子像素的薄膜晶体管依次打开，通过数据线加入数据信号到子像素电极，以实现图像的显示。随着液晶面板操作频率和像素分辨率的提高，多条扫描线及多条数据线势必需要更多的空间并需要占用更多的边框区域。但是另一方面，窄边框却广泛受到用户的喜爱。如何在保证液晶面板操作频率和像素分辨率提高的基础上，使产品尽可能做到窄边框以满足用户需求，是本领域技术人员所要考虑的。
技术实现思路
为了解决以上技术问题，本申请提供了一种阵列基板、显示面板及显示装置。本申请提供了一种阵列基板，包括衬底基板，以及位于衬底基板上以阵列方式排列的若干子像素区域；每个子像素区域包括第一像素、第二像素、第一薄膜晶体管、第二薄膜晶体管、第一扫描线、第一数据线、和第二数据线；所述第一薄膜晶体管的源极连接第一数据线，所述第一薄膜晶体管的漏极连接第一像素；所述第二薄膜晶体管的源极连接第二数据线，所述第二薄膜晶体管的漏极连接第二像素；所述第一薄膜晶体管和第二薄膜晶体管的栅极均连接第一扫描线。其中，所述第一像素和第一薄膜晶体管位于第一扫描线的上侧，所述第二像素和第二薄膜晶体管位于第一扫描线的下侧。其中，所述第一数据线和第二数据线同时位于子像素区域左右两侧中的同一侧。其中，所述第一像素和第二像素相对于第一扫描线呈对称分布。其中，所述第一数据线和第二数据线分别位于子像素区域的左右两侧。其中，所述第一像素和第二像素在子像素区域呈对角分布。本申请还提供了一种显示面板，包括如上所述的阵列基板。本申请还提供了一种显示装置，包括如上所述的显示面板。与现有技术相比，本技术具有以下有益效果：本申请的每个子像素区域包括两个像素、两个薄膜晶体管、一根扫描线和两个数据线，通过改变布线方式，使一行栅极驱动扫描线可以驱动两行像素，从而缩小了边框。附图说明图1为本技术具体实施例一的一种阵列基板的结构示意图；图2为本技术具体实施例二的一种阵列基板的结构示意图；图3分别为如图1、图2所示的阵列基板对应的驱动时序图。附图标注：第一像素P11、第二像素和P12、第一扫描线G1、第一薄膜晶体管T11、第二薄膜晶体管T12、第一数据线S1、第二数据线S2、子像素区域100。具体实施方式为了使本
的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都应当属于本技术保护的范围。在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。实施例一本实施例针对
技术介绍
，提出了一种阵列基板。阵列基板包括衬底基板，以及位于衬底基板上以阵列方式排列的若干子像素区域100。衬底基板上包括垂直交叉、且相互绝缘的多条扫描线G1、G2、G3、G4、…GN，及多条数据线S1、S2、S3、S4…SN，并由多条扫描线及多条数据线分为若干子像素区域100。下面以第1行、第1列的子像素区域100为例来说明：在本申请中，每个子像素区域100包括第一像素P11、第二像素P12、第一薄膜晶体管T11、第二薄膜晶体管T12、第一扫描线G1、第一数据线S1、和第二数据线S2。其中，第一薄膜晶体管T11的源极连接第一数据线S1，第一薄膜晶体管T11的漏极连接第一像素P11。第二薄膜晶体管T12的源极连接第二数据线S2，第二薄膜晶体管T12的漏极连接第二像素P12。第一薄膜晶体管T11和第二薄膜晶体管T12的栅极均连接第一扫描线G1。本申请实施例，每个子像素区域100包括两个像素、两个薄膜晶体管、一根扫描线和两个数据线，通过改变布线方式，使一行栅极驱动扫描线可以驱动第一像素P11和第二像素P12这两行像素，从而缩小了边框。本申请具体实施例，第一像素P11和第二像素P12分别位于第一扫描线G1的上下侧。第一像素P11和第二像素P12呈两行排布。具体的，第一像素P11和第一薄膜晶体管T11位于第一扫描线G1的上侧，第二像素P12和第二薄膜晶体管T12位于第一扫描线G1的下侧。在本实施例中，第一数据线S1和第二数据线S2同时位于子像素区域100左右两侧中的同一侧。例如，图1所示，第一数据线S1和第二数据线S2均位于子像素区域100的右侧。可以理解的，在其它实施例中，第一数据线S1和第二数据线S2也可以均位于子像素区域100的左侧。如图1所示，第一像素P11和第二像素P12相对于第一扫描线G1呈上下对称分布。第一薄膜晶体管T11和第二薄膜晶体管T12相对于第一扫描线G1呈上下对称分布。在本实施例中，第一像素P11和第二像素P12和关于第一扫描线G1对称，显示效果比较规律。栅极驱动电路可以对扫描线G1、G2、G3、G4、…GN依次加载栅极扫描信号，对应的驱动时序图为如图3所示的驱动时序图。当然，也可以按照GN至G1的方向依次进行扫描。实施例二与实施例一不同的是，如图2所示，本实施例所提供的一种阵列基板，第一数据线S1和本文档来自技高网...

【技术保护点】
1.一种阵列基板，包括衬底基板，以及位于衬底基板上以阵列方式排列的若干子像素区域；/n其特征在于，每个子像素区域包括第一像素、第二像素、第一薄膜晶体管、第二薄膜晶体管、第一扫描线、第一数据线、和第二数据线；/n所述第一薄膜晶体管的源极连接第一数据线，所述第一薄膜晶体管的漏极连接第一像素；/n所述第二薄膜晶体管的源极连接第二数据线，所述第二薄膜晶体管的漏极连接第二像素；/n所述第一薄膜晶体管和第二薄膜晶体管的栅极均连接第一扫描线。/n

【技术特征摘要】
1.一种阵列基板，包括衬底基板，以及位于衬底基板上以阵列方式排列的若干子像素区域；
其特征在于，每个子像素区域包括第一像素、第二像素、第一薄膜晶体管、第二薄膜晶体管、第一扫描线、第一数据线、和第二数据线；
所述第一薄膜晶体管的源极连接第一数据线，所述第一薄膜晶体管的漏极连接第一像素；
所述第二薄膜晶体管的源极连接第二数据线，所述第二薄膜晶体管的漏极连接第二像素；
所述第一薄膜晶体管和第二薄膜晶体管的栅极均连接第一扫描线。


2.根据权利要求1所述的阵列基板，其特征在于，所述第一像素和第一薄膜晶体管位于第一扫描线的上侧，所述第二像素和第二薄膜晶体管位于第一扫描线的下侧。


3.根...

【专利技术属性】
技术研发人员：张东琪，付浩，柳发霖，董欣，张泽鹏，马亮，
申请(专利权)人：信利仁寿高端显示科技有限公司，
类型：新型
国别省市：四川;51