阵列基板、显示面板、显示装置和阵列基板的制作方法制造方法及图纸

一种阵列基板(100)、显示面板(10)、显示装置(20)和阵列基板的制作方法。该阵列基板(100)包括像素单元组(110)。像素单元组(110)包括在第一方向(D1)上并列紧邻布置的第一像素和第二像素；第一像素包括第一像素电极(121)、第一开关元件(123)以及从第一像素电极(121)延伸突出的第一连接部(122)，第二像素包括第二像素电极(131)、第二开关元件(133)以及从第二像素电极(131)延伸突出的第二连接部(132)；第一像素电极(121)和第一开关元件(123)经由第一连接部(122)彼此电连接，第二像素电极(131)和第二开关元件(133)经由第二连接部(132)彼此电连接；以及第一连接部(122)的延伸长度不等于第二连接部(132)的延伸长度。该阵列基板(100)、显示面板(10)、显示装置(20)和阵列基板的制作方法可以提升包括该阵列基板(100)的显示装置(20)的性能。

【技术实现步骤摘要】
【国外来华专利技术】阵列基板、显示面板、显示装置和阵列基板的制作方法
本公开的实施例涉及一种阵列基板、显示面板、显示装置和阵列基板的制作方法。
技术介绍
随着显示科技的发展，薄膜晶体管液晶显示器件(TFT-LCD)以其具有的低功耗、轻薄、低辐射等优势而逐渐成为市场主流。随着人们生活水平的提高以及对显示器件认知的不断提升，人们对显示器件的显示性能也提出了越来越高的要求，例如，要求显示器件具有高分辨率、高对比度、高响应速度等。此外，人们对表征显示器件的画面品质(例如，残像、姆拉、漏光等)的参数也提出了更高的要求。例如，为实现低成本、高分辨率的显示器件，诸多显示器件采用了双栅设计方案。
技术实现思路
本公开的至少一个实施例提供了一种阵列基板，其包括：像素单元组。所述像素单元组包括在第一方向上并列紧邻布置的第一像素和第二像素；所述第一像素包括第一像素电极、第一开关元件以及从所述第一像素电极延伸突出的第一连接部，所述第二像素包括第二像素电极、第二开关元件以及从所述第二像素电极延伸突出的第二连接部；所述第一像素电极和所述第一开关元件经由所述第一连接部彼此电连接，所述第二像素电极和所述第二开关元件经由所述第二连接部彼此电连接；以及所述第一连接部的延伸长度不等于所述第二连接部的延伸长度。例如，在所述阵列基板的至少一个示例中，所述像素单元组包括在所述第一方向上彼此相对的第一边缘和第二边缘，相对于所述第二边缘，所述第一开关元件和所述第二开关元件在所述第一方向均更靠近所述像素单元组的第一边缘。例如，在所述阵列基板的至少一个示例中，在与所述第一方向交叉的第二方向上，所述第一像素电极位于所述第一开关元件和所述第二开关元件之间。例如，在所述阵列基板的至少一个示例中，所述第一开关元件和所述第二开关元件相对于所述第一像素电极在所述第二方向上且沿所述第一方向延伸的中线对称设置。例如，在所述阵列基板的至少一个示例中，所述第一连接部的延伸突出的方向为第二方向，所述第二连接部的延伸突出的方向为所述第一方向，所述第一方向和所述第二方向彼此交叉。例如，在所述阵列基板的至少一个示例中，在与所述第一方向交叉的第二方向上，所述第二连接部与所述第一像素电极至少部分重叠。例如，在所述阵列基板的至少一个示例中，所述第一连接部与所述第一像素电极使用相同的材料一体形成，所述第二连接部与所述第二像素电极使用相同的材料一体形成。例如，在所述阵列基板的至少一个示例中，所述第一开关元件包括第一源漏层，所述第一源漏层包括彼此相对且间隔设置的两个第一源漏极；所述第二开关元件包括第二源漏层，所述第二源漏层包括彼此相对且间隔设置的两个第二源漏极；所述第一连接部与所述第一像素电极直接电性连接，所述第一连接部经由第一过孔与所述两个第一源漏极之一电连接；以及所述第二连接部与所述第二像素电极直接电性连接，所述第二连接部经由第二过孔与所述两个第二源漏极之一电连接。例如，在所述阵列基板的至少一个示例中，所述两个第一源漏极之一覆盖所述第一过孔的开口区域的一部分，所述第一过孔的开口区域的另一部分位于所述第一源漏极之一的靠近所述第一像素电极的一侧；以及所述两个第二源漏极之一覆盖所述第二过孔的开口区域的一部分，所述第二过孔的开口区域的另一部分位于所述第二源漏极之一的靠近所述第一像素电极的一侧。例如，在所述阵列基板的至少一个示例中，所述阵列基板还包括沿所述第一方向延伸的第一栅线和第二栅线；所述第一栅线和所述第二栅线在与所述第一方向交叉的第二方向上位于所述像素单元组的两侧；所述第一栅线在所述第一源漏层上的正投影与所述两个第一源漏极之一在至少两个不同的位置处交叠。例如，在所述阵列基板的至少一个示例中，所述第一栅线包括顺次相连的第一栅极部、第一线部、第一线连接部；所述第一栅极部被配置为所述第一开关元件的栅极；所述第一栅线在所述第一源漏层上的正投影与所述两个第一源漏极之一在所述第一方向上的两侧至少部分交叠。例如，在所述阵列基板的至少一个示例中，所述第一栅线的第一线连接部在所述两个第一源漏极之一上的正投影与所述两个第一源漏极之一至少部分交叠。例如，在所述阵列基板的至少一个示例中，所述第一线连接部包括朝向所述第一栅极部凸出的第一凸起；以及所述第一凸起在所述两个第一源漏极之一上的正投影与所述两个第一源漏极之一至少部分交叠。例如，在所述阵列基板的至少一个示例中，所述第一凸起在所述两个第一源漏极之一上的正投影与所述两个第一源漏极之一的交叠区域为第一交叠区域，且所述第一交叠区域具有在与所述第一方向交叉的第二方向上的第一交叠边缘；所述第一栅极部在所述两个第一源漏极之一上的正投影与所述两个第一源漏极之一的交叠区域为第二交叠区域，所述第二交叠区域具有在所述第二方向上的第二交叠边缘；所述第一交叠边缘的长度和所述第二交叠边缘的长度相等。例如，在所述阵列基板的至少一个示例中，所述第二栅线在所述第二源漏层上的正投影与所述两个第二源漏极之一在至少两个不同的位置处交叠。例如，在所述阵列基板的至少一个示例中，所述第二栅线包括顺次相连的第二栅极部、第二线部、第二线连接部；所述第二栅极部被配置为所述第二开关元件的栅极；所述第二栅线在所述第二源漏层上的正投影与所述两个第二源漏极之一在所述第一方向上的两侧至少部分交叠。例如，在所述阵列基板的至少一个示例中，所述第二栅线的第二线连接部在所述两个第二源漏极之一上的正投影与所述两个第二源漏极之一至少部分交叠。例如，在所述阵列基板的至少一个示例中，所述第二线连接部包括朝向所述第二栅极部凸出的第二凸起；所述第二凸起在所述两个第二源漏极之一上的正投影与所述两个第二源漏极之一至少部分交叠。例如，在所述阵列基板的至少一个示例中，所述第二凸起在所述两个第二源漏极之一上的正投影与所述两个第二源漏极之一的交叠区域为第三交叠区域，所述第三交叠区域具有在所述第二方向上的第三交叠边缘；所述第二栅极部在所述两个第二源漏极之一的正投影与所述两个第二源漏极之一的交叠区域为第四交叠区域，所述第四交叠区域具有在所述第二方向上的第四交叠边缘；以及所述第三交叠边缘的长度和所述第四交叠边缘的长度相等。例如，在所述阵列基板的至少一个示例中，所述第一栅线在所述第一源漏层上的正投影与所述两个第一源漏极之一的交叠面积为第一值；所述第二栅线在所述第二源漏层上的正投影与所述两个第二源漏极之一的交叠面积为第二值；以及所述第一值等于所述第二值。例如，在所述阵列基板的至少一个示例中，所述第一连接部和所述第二连接部在与所述第一方向垂直的第二方向上分别位于所述第一像素电极的两侧；所述第一连接部和所第二连接部在所述第二方向上均位于所述第一栅线和所述第二栅线之间；以及所述第一栅线和所述第二栅线相对于所述像素单元组在所述第二方向上的沿所述第一方向延伸的中线对称设置。例如，在所述阵列基板的至少一个示例中，所述阵列基板包括阵列排布的多个所述像素单元组；以及用于驱动每个所述像素单元组的第一栅线与用于驱动与所述每个像素单元组在所述第二方向上相邻的像素单元组的第二栅线在所述本文档来自技高网...

【技术保护点】
一种阵列基板，包括：像素单元组，其中，所述像素单元组包括在第一方向上并列紧邻布置的第一像素和第二像素；/n所述第一像素包括第一像素电极、第一开关元件以及从所述第一像素电极延伸突出的第一连接部，/n所述第二像素包括第二像素电极、第二开关元件以及从所述第二像素电极延伸突出的第二连接部；/n所述第一像素电极和所述第一开关元件经由所述第一连接部彼此电连接，/n所述第二像素电极和所述第二开关元件经由所述第二连接部彼此电连接；以及/n所述第一连接部的延伸长度不等于所述第二连接部的延伸长度。/n

【技术特征摘要】
【国外来华专利技术】一种阵列基板，包括：像素单元组，其中，所述像素单元组包括在第一方向上并列紧邻布置的第一像素和第二像素；
所述第一像素包括第一像素电极、第一开关元件以及从所述第一像素电极延伸突出的第一连接部，
所述第二像素包括第二像素电极、第二开关元件以及从所述第二像素电极延伸突出的第二连接部；
所述第一像素电极和所述第一开关元件经由所述第一连接部彼此电连接，
所述第二像素电极和所述第二开关元件经由所述第二连接部彼此电连接；以及
所述第一连接部的延伸长度不等于所述第二连接部的延伸长度。


根据权利要求1所述的阵列基板，其中，所述像素单元组包括在所述第一方向上彼此相对的第一边缘和第二边缘，
相对于所述第二边缘，所述第一开关元件和所述第二开关元件在所述第一方向均更靠近所述像素单元组的第一边缘。


根据权利要求1或2所述的阵列基板，其中，在与所述第一方向交叉的第二方向上，所述第一像素电极位于所述第一开关元件和所述第二开关元件之间；
所述第一连接部的延伸突出的方向为所述第二方向，所述第二连接部的延伸突出的方向为所述第一方向；
在所述第二方向上，所述第二连接部与所述第一像素电极至少部分重叠；以及
所述第一开关元件和所述第二开关元件相对于所述第一像素电极在所述第二方向上且沿所述第一方向延伸的中线对称设置。


根据权利要求1-3任一所述的阵列基板，其中，所述第一连接部与所述第一像素电极使用相同的材料一体形成，所述第二连接部与所述第二像素电极使用相同的材料一体形成。


根据权利要求1-4任一所述的阵列基板，其中，所述第一开关元件包括第一源漏层，所述第一源漏层包括彼此相对且间隔设置的两个第一源漏极；
所述第二开关元件包括第二源漏层，所述第二源漏层包括彼此相对且间隔设置的两个第二源漏极；
所述第一连接部与所述第一像素电极直接电性连接，所述第一连接部还经由第一过孔与所述两个第一源漏极之一电连接；以及
所述第二连接部与所述第二像素电极直接电性连接，所述第二连接部还经由第二过孔与所述两个第二源漏极之一电连接。


根据权利要求5所述的阵列基板，其中，所述两个第一源漏极之一覆盖所述第一过孔的开口区域的一部分，所述第一过孔的开口区域的另一部分位于所述第一源漏极之一的靠近所述第一像素电极的一侧；以及
所述两个第二源漏极之一覆盖所述第二过孔的开口区域的一部分，所述第二过孔的开口区域的另一部分位于所述第二源漏极之一的靠近所述第一像素电极的一侧。


根据权利要求5或6所述的阵列基板，其中，所述阵列基板还包括分别沿所述第一方向延伸的第一栅线和第二栅线；
所述第一栅线和所述第二栅线在与所述第一方向交叉的第二方向上位于所述像素单元组的两侧；以及
所述第一栅线在所述第一源漏层上的正投影与所述两个第一源漏极之一在至少两个不同的位置处交叠和所述第二栅线在所述第二源漏层上的正投影与所述两个第二源漏极之一在至少两个不同的位置处交叠。


根据权利要求7所述的阵列基板，其中，所述第一栅线包括顺次相连的第一栅极部、第一线部、第一线连接部；
所述第二栅线包括顺次相连的第二栅极部、第二线部、第二线连接部；
所述第一栅极部被配置为所述第一开关元件的栅极，所述第二栅极部被配置为所述第二开关元件的栅极；
所述第一栅线在所述第一源漏层上的正投影与所述两个第一源漏极之一在所述第一方向上的两侧至少部分交叠；以及
所述第二栅线在所述第二源漏层上的正投影与所述两个第二源漏极之一在所述第一方向上的两侧至少部分交叠。


根据权利要求8所述的阵列基板，其中，所述第一栅线的第一线连接部在所述两个第一源漏极之一上的正投影与所述两个第一源漏极之一至少部分交叠，
所述第二栅线的第二线连接部在所述两个第二源漏极之一上的正投影与所述两个第二源漏极之一至少部分交叠。


根据权利要求8或9所述的阵列基板，其中，所述第一线连接部包括朝向所述第一栅极部凸出的第一凸起，所述第二线连接部包括朝向所述第二栅极部凸出的第二凸起；以及
所述第一凸起在所述两个第一源漏极之一上的正投影与所述两个第一源漏极之一至少部分交叠，所述第二凸起在所述两个第二源漏极之一上的正投影与所述两个第二源漏极之一至少部分交叠。


根据权利要求10所述的阵列基板，其中，所述第一凸起在所述两个第一源漏极之一上的正投影与所述两个第一源漏极之一的交叠区域为第一交叠区域，且所述第一交叠区域具有在与所述第一方向交叉的第二方向上的第一交叠边缘；
所述第一栅极部在所述两个第一源漏极之一上的正投影与所述两个第一源漏极之一的交叠区域为第二交叠区域，所述第二交叠区域具有在所述第二方向上的第二交叠边缘；
所述第一交叠边缘的长度和所述第二交叠边缘的长度相等；<...

【专利技术属性】
技术研发人员：李宗祥，王文超，颜京龙，吴洪江，王宝强，刘文瑞，陈曦，刘耀，林鸿涛，陶文昌，
申请(专利权)人：京东方科技集团股份有限公司，福州京东方光电科技有限公司，
类型：发明
国别省市：北京;11