半导体器件的制备方法以及半导体器件技术

本公开提供一种半导体器件的制备方法以及半导体器件，该制备方法在对牺牲层进行图案化处理，同时形成了沿第一方向的两个间隔设置的第一边界图案单元，以及位于所述第一边界图案单元之间且沿第二方向的若干间隔设置的分隔图案单元。实现了在形成内部精细图案的工艺中同时形成边界图案，使得内部精细图案区域和外围电路区域之间的边界的制备工艺的可用区域增加，制备工艺难度降低，且简化了工艺流程，降低了成本。降低了成本。降低了成本。

【技术实现步骤摘要】
半导体器件的制备方法以及半导体器件


[0001]本公开涉及半导体器件
，具体涉及一种半导体器件的制备方法以及半导体器件。

技术介绍

[0002]如今，半导体器件通常是高度集成且高度致密的。因此，半导体器件的设计规则已被不断减少，并且使用了在半导体器件中形成精细图案的方法。有时因为它们太小了，所以需要使用超出光刻设备分辨率极限的技术来形成精细图案。而外围电路区域或核心区域，通常内部精细图案区域和外围电路区域之间的边界是在内部精细图案和外围电路形成之后，再通过刻蚀形成，但是此时，由于精细图案和外围电路已经形成，留给边界的工艺可用区域很小，制备工艺难度较大。

技术实现思路

[0003]针对上述问题，本公开提供了一种半导体器件的制备方法以及半导体器件，解决了现有技术中内部精细图案区域和外围电路区域之间的边界的制备工艺难度较大的技术问题。
[0004]第一方面，本公开提供一种半导体器件的制备方法，包括：
[0005]提供半导体衬底；
[0006]在所述衬底上方形成介电层；
[0007]在所述介电层上方形成牺牲层；
[0008]对所述牺牲层进行图案化处理，以在所述介电层上方形成牺牲层图案；其中，所述牺牲层图案包括沿第一方向的两个间隔设置的第一边界图案单元，以及位于所述第一边界图案单元之间且沿第二方向的若干间隔设置的分隔图案单元；其中，所述第一方向与所述第二方向相交；
[0009]在所述牺牲层图案的每个图案单元的侧壁上形成间隔物；
[0010]对所述间隔物之间进行填充，形成包覆所述牺牲层图案的第一填充层，去除所述第一填充层中的间隔物，以在所述介电层上方形成填充层图案；其中，所述填充层图案包括若干与所述分隔图案单元间隔且交替的填充图案单元；
[0011]在所述牺牲层图案和所述填充层图案上方形成掩膜层，并对所述掩膜层进行图案化处理，以在所述牺牲层图案和所述填充层图案上方形成掩膜图案；其中，所述掩膜图案包括沿第三方向的若干间隔设置的第一线掩膜图案单元，以及覆盖在所述第一边界图案单元上的第二线掩膜图案单元，所述第三方向与所述第二方向相交；
[0012]利用所述掩膜图案对所述分隔图案单元和所述填充图案单元进行图案化处理，以在所述介电层上方形成呈阵列排布的若干牺牲柱和若干填充柱。
[0013]根据本公开的实施例，优选地，所述分隔图案单元与所述第一边界图案单元接触。
[0014]根据本公开的实施例，优选地，所述分隔图案单元与所述第一边界图案单元相交，
且所述分隔图案单元延伸至所述第一边界图案单元之外。
[0015]根据本公开的实施例，优选地，所述第三方向与所述第一方向相同。
[0016]根据本公开的实施例，优选地，还包括：
[0017]对所述第一边界图案单元、所述牺牲柱和所述填充柱之间进行填充，以形成第二填充层；
[0018]去除所述第二填充层中的所述第一边界图案单元、所述牺牲柱和所述填充柱，以在所述第二填充层上形成边界沟槽和呈阵列排布的若干开口；其中，若干所述开口构成开口阵列；
[0019]以所述边界沟槽和所述开口为刻蚀窗口，对所述边界沟槽和所述开口下方的所述介电层进行刻蚀，以在所述介电层上形成刻蚀沟槽和呈阵列排布的若干刻蚀孔；
[0020]在所述刻蚀孔内形成存储单元，并在所述刻蚀沟槽内形成所述存储单元的区域边界。
[0021]根据本公开的实施例，优选地，所述牺牲层图案还包括沿第四方向的两个间隔设置的第二边界图案单元，其中，所述第四方向与所述第一方向垂直，所述第一边界图案单元和所述第二边界图案单元构成一封闭的边界图案。
[0022]根据本公开的实施例，优选地，在所述开口阵列中，位于所述第四方向边缘位置的所述开口的形状与位于内部的所述开口的形状不一致；
[0023]在所述开口阵列沿所述第一方向上，位于所述第四方向边缘位置的所述开口之间的距离与位于内部的所述开口之间的距离不一致。
[0024]根据本公开的实施例，优选地，对所述牺牲层进行图案化处理，以在所述介电层上方形成牺牲层图案，包括以下步骤：
[0025]在所述牺牲层上方形成第一光致抗蚀剂层；
[0026]通过第一掩膜版对所述第一光致抗蚀剂层进行图案化处理，以形成光致抗蚀剂图案；
[0027]通过所述光致抗蚀剂图案，对所述牺牲层进行刻蚀，以在所述介电层上方形成牺牲层图案；
[0028]去除所述光致抗蚀剂图案。
[0029]根据本公开的实施例，优选地，在所述牺牲层图案的每个图案单元的侧壁上形成间隔物，包括以下步骤：
[0030]通过原子层沉积的方法在所述牺牲层图案的每个图案单元的上方及其侧壁上形成氧化物层；
[0031]对所述氧化物层进行回蚀工艺，以在所述牺牲层图案的每个图案单元的侧壁上形成间隔物。
[0032]根据本公开的实施例，优选地，所述掩膜层的材料为光致抗蚀剂；在所述牺牲层图案和所述填充层图案上方形成掩膜层，并对所述掩膜层进行图案化处理，以在所述牺牲层图案和所述填充层图案上方形成掩膜图案，包括以下步骤：
[0033]在所述牺牲层图案和所述填充层图案上方形成第二光致抗蚀剂层；
[0034]通过第二掩膜版对所述第二光致抗蚀剂层进行图案化处理，以在所述牺牲层图案和所述填充层图案上方形成掩膜图案。
[0035]根据本公开的实施例，优选地，利用所述掩膜图案对所述分隔图案单元和所述填充图案单元进行图案化处理，以在所述介电层上方形成呈阵列排布的若干牺牲柱和若干填充柱，包括以下步骤：
[0036]以所述掩膜图案为刻蚀掩膜，对所述分隔图案单元和所述填充图案单元进行刻蚀，以形成若干牺牲柱和若干填充柱；
[0037]去除所述掩膜图案。
[0038]第二方面，本公开提供一种半导体器件，采用如第一方面中任一项所述的方法制备而成。
[0039]与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
[0040]本公开提供一种半导体器件的制备方法以及半导体器件，该制备方法在对牺牲层进行图案化处理，同时形成了沿第一方向的两个间隔设置的第一边界图案单元，以及位于所述第一边界图案单元之间且沿第二方向的若干间隔设置的分隔图案单元。实现了在形成内部精细图案的工艺中同时形成边界图案，使得内部精细图案区域和外围电路区域之间的边界的制备工艺的可用区域增加，制备工艺难度降低，且简化了工艺流程，降低了成本。
附图说明
[0041]附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
[0042]图1是本公开一示例性实施例示出的一种半导体器件的制备方法流程示意图；
[0043]图2-18是本公开一示例性实施例示出的一种半导体器件的制备方法的相关步骤形成的正面俯视示意图和剖面结构示意图；
[0044]在附图中，相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供半导体衬底；在所述衬底上方形成介电层；在所述介电层上方形成牺牲层；对所述牺牲层进行图案化处理，以在所述介电层上方形成牺牲层图案；其中，所述牺牲层图案包括沿第一方向的两个间隔设置的第一边界图案单元，以及位于所述第一边界图案单元之间且沿第二方向的若干间隔设置的分隔图案单元；其中，所述第一方向与所述第二方向相交；在所述牺牲层图案的每个图案单元的侧壁上形成间隔物；对所述间隔物之间进行填充，形成包覆所述牺牲层图案的第一填充层，去除所述第一填充层中的间隔物，以在所述介电层上方形成填充层图案；其中，所述填充层图案包括若干与所述分隔图案单元间隔且交替的填充图案单元；在所述牺牲层图案和所述填充层图案上方形成掩膜层，并对所述掩膜层进行图案化处理，以在所述牺牲层图案和所述填充层图案上方形成掩膜图案；其中，所述掩膜图案包括沿第三方向的若干间隔设置的第一线掩膜图案单元，以及覆盖在所述第一边界图案单元上的第二线掩膜图案单元，所述第三方向与所述第二方向相交；利用所述掩膜图案对所述分隔图案单元和所述填充图案单元进行图案化处理，以在所述介电层上方形成呈阵列排布的若干牺牲柱和若干填充柱。2.根据权利要求1所述的方法，其特征在于，所述分隔图案单元与所述第一边界图案单元接触。3.根据权利要求1所述的方法，其特征在于，所述分隔图案单元与所述第一边界图案单元相交，且所述分隔图案单元延伸至所述第一边界图案单元之外。4.根据权利要求1所述的方法，其特征在于，所述第三方向与所述第一方向相同。5.根据权利要求1所述的方法，其特征在于，还包括：对所述第一边界图案单元、所述牺牲柱和所述填充柱之间进行填充，以形成第二填充层；去除所述第二填充层中的所述第一边界图案单元、所述牺牲柱和所述填充柱，以在所述第二填充层上形成边界沟槽和呈阵列排布的若干开口；其中，若干所述开口构成开口阵列；以所述边界沟槽和所述开口为刻蚀窗口，对所述边界沟槽和所述开口下方的所述介电层进行刻蚀，以在所述介电层上形成刻蚀沟槽和呈阵列排布的若干刻蚀孔；在所述刻蚀孔内形成存储单元，并在所述刻蚀沟槽内形成所述存储单元的区域边界。6.根据权利要求5所...

【专利技术属性】
技术研发人员：王嘉鸿，童宇诚，陶丹丹，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：