纹理化键合焊盘制造技术

本申请题为“纹理化键合焊盘”。在一些示例中，一种封装件包括半导体管芯和形成在半导体管芯上的键合焊盘(202)。该键合焊盘具有在键合焊盘的顶表面(203)上的突起部(410)。该封装件还包括金属接触件以及耦合到突起部和金属接触件的键合线。接触件的键合线。接触件的键合线。

【技术实现步骤摘要】
纹理化键合焊盘

技术介绍

[0001]半导体芯片通常被容纳在封装件内，以保护芯片免受诸如热、湿气和碎屑的有害环境影响。被封装的芯片经由暴露于封装件的表面的引线与封装件外部的电子器件通信。在封装件内，可以使用任何适当的技术将芯片电耦合到引线。一种这样的技术是线键合，其中导线(也被称为键合线)的一端耦合到引线，而该导线的另一端耦合到芯片。具体地，导线通过耦合到芯片的表面上(即在其上和其中已形成电路的半导体管芯的表面上)的键合焊盘而耦合到芯片。

技术实现思路

[0002]在一些示例中，一种封装件包括半导体管芯和形成在半导体管芯上的键合焊盘。该键合焊盘具有在键合焊盘的顶表面上的突起部。该封装件还包括金属接触件以及耦合到突起部和金属接触件的键合线。
[0003]在一些示例中，一种制造半导体器件的方法包括提供半导体衬底，以及在半导体衬底上形成键合焊盘。形成键合焊盘包括将金属层定位在半导体衬底上，以及化学蚀刻金属层的顶表面以形成纹理化顶表面。该方法进一步包括提供引线框架的金属接触件，使用键合线在金属接触件与金属层的纹理化顶表面之间形成电通路，以及将半导体衬底、键合焊盘、键合线和至少一部分金属接触件包封在保护壳体中。
[0004]在一些示例中，一种制造半导体器件的方法包括提供半导体衬底，以及在半导体衬底上形成键合焊盘。形成键合焊盘包括在半导体衬底上提供金属层的堆叠，以及在金属层的堆叠的顶表面上形成突起部。该方法进一步包括提供引线框架的金属接触件，使用键合线在金属接触件和突起部之间形成电通路，以及将半导体衬底、键合焊盘、键合线和至少一部分金属接触件包封在保护壳体中。
附图说明
[0005]对于各种示例的详细描述，现在将参考附图，其中：
[0006]图1是根据各种示例的容纳纹理化键合焊盘的说明性半导体封装件的透视图。
[0007]图2是根据各种示例的容纳纹理化键合焊盘的说明性半导体封装件的内容物的一部分的侧视图。
[0008]图3是根据各种示例的容纳纹理化键合焊盘的说明性半导体封装件的内容物的一部分的俯视图。
[0009]图4A是根据各种示例的说明性纹理化键合焊盘的剖视图。
[0010]图4B是根据各种示例的说明性纹理化键合焊盘的俯视图。
[0011]图5A是根据各种示例的说明性纹理化键合焊盘的剖视图。
[0012]图5B是根据各种示例的说明性纹理化键合焊盘的俯视图。
[0013]图6A至图6I是描绘根据各种示例的说明性纹理化键合焊盘的制造的剖视图。
[0014]图7是根据各种示例的用于制造说明性纹理化键合焊盘的工艺的流程图。
[0015]图8A至图8M是描绘根据各种示例的说明性纹理化键合焊盘的制造的剖视图。
[0016]图9是根据各种示例的用于制造说明性纹理化键合焊盘的工艺的流程图。
[0017]图10A和图10B是描绘根据各种示例的说明性纹理化键合焊盘的制造的剖视图。
[0018]图11是根据各种示例的用于制造说明性纹理化键合焊盘的工艺的流程图。
[0019]图12A是根据各种示例的说明性纹理化键合焊盘的俯视图。
[0020]图12B是根据各种示例的说明性纹理化键合焊盘的剖视图。
[0021]图13A是根据各种示例的说明性纹理化键合焊盘的俯视图。
[0022]图13B是根据各种示例的说明性纹理化键合焊盘的剖视图。
[0023]图14A是根据各种示例的说明性纹理化键合焊盘的俯视图。
[0024]图14B是根据各种示例的说明性纹理化键合焊盘的剖视图。
[0025]图15A是根据各种示例的说明性纹理化键合焊盘的俯视图。
[0026]图15B是根据各种示例的说明性纹理化键合焊盘的剖视图。
[0027]图16描绘根据各种示例的用于制造具有纹理化键合焊盘的半导体器件的方法的流程图。
具体实施方式
[0028]如上所述，有时使用线键合技术将被封装件的管芯耦合到封装引线。尽管这样的键合线通常可用于在管芯和引线之间交换电信号，但是键合线与管芯上的键合焊盘之间的连接通常较弱，因此易于分离。
[0029]因此，本文公开了具有纹理化区域的键合焊盘的各种示例，该键合焊盘改善与键合线的连接强度。这些键合焊盘具有纹理化表面，该纹理化表面增加键合线可耦合到的表面区域，从而增加连接强度并减少分离的可能性。(术语“顶表面”是指键合线可耦合到的键合焊盘的表面，也可以指与金属堆叠中的另一个金属层邻接的一个金属层的表面。)在一些示例中，键合焊盘的顶表面通过光刻和化学蚀刻的结合而被纹理化，从而导致顶表面具有粗糙的粒状纹理。在一些示例中，键合焊盘的顶表面通过光刻和金属沉积的结合而被纹理化，从而在键合焊盘的顶表面上形成多种几何形状或图案中的任一种。在一些示例中，使用增材制造技术对键合焊盘的顶表面进行纹理化，其同样可以产生各种几何形状或图案。纹理化表面不仅是包含意外形成的缺陷的那些表面，这些缺陷增加了表面积；相反，如下所述，纹理化表面可以是有意形成的具有特定厚度的突起部或具有特定粗糙度轮廓的表面。现在，参照附图描述这种键合焊盘的结构和制造的细节。
[0030]图1是根据各种示例的容纳纹理化键合焊盘的说明性半导体封装件100的透视图。半导体封装件100包括多个金属接触件102。半导体封装件100可以是任何合适的类型。在一些示例中，半导体封装件100包括四方扁平无引线(QFN)封装件，但是本文公开的纹理化键合焊盘可以在包括键合线的任何类型的封装件(例如，夹式QFN封装件)中实现。因为图1仅描绘了半导体封装件100的外部视图，所以未明确描绘纹理化键合焊盘。
[0031]图2是根据各种示例的容纳纹理化键合焊盘202的说明性半导体封装件100的内容物的侧视图。更具体地，图2描绘了半导体管芯200和形成在半导体管芯200的表面上的纹理化键合焊盘202。图2还描绘了经由键合线204耦合到键合焊盘202的金属接触件102(例如，引线)。键合线204使用球形件206耦合到键合焊盘202(并且更具体地耦合到键合焊盘202的
顶表面203)，并且键合线204使用球形件208耦合到金属接触件102。图2中仅描绘了半导体封装件100的一些部分。图2所示的具体配置仅是说明性的。不管具体配置如何，将键合焊盘用于线键合目的的任何半导体封装件均可受益于本文所述的纹理化键合焊盘。
[0032]图3是根据各种示例的图2的配置的俯视图。半导体管芯200的顶表面包括键合焊盘202，键合焊盘202经由导电连接件302耦合到诸如集成电路(IC)的电路系统300。(为简单起见，图2的视图中故意省略了电路系统300。)键合线204经由球形件206耦合到键合焊盘202的顶表面203，并且键合线204经由球形件208耦合到金属接触件102。如同图2，图3中仅描绘了半导体封装件100的一些部分。另外，尽管键合焊盘202是纹理化键合焊盘，但为了简单起见，图2至图3省略了顶表面203的纹理化的描绘。下文将更详细地描述和说明本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装件，其包括：半导体管芯；形成在所述半导体管芯上的键合焊盘，所述键合焊盘具有在所述键合焊盘的顶表面上的突起部；金属接触件；以及耦合到所述突起部和所述金属接触件的键合线。2.根据权利要求1所述的封装件，其中所述突起部包括矩形棱柱。3.根据权利要求1所述的封装件，其中所述键合焊盘具有在所述键合焊盘的所述顶表面上的多个突起部。4.根据权利要求3所述的封装件，其中所述多个突起部中的第一突起部定位在所述多个突起部中的第二突起部的顶部上。5.根据权利要求1所述的封装件，其中所述突起部包括三角形棱柱。6.根据权利要求1所述的封装件，其中所述突起部是球形的。7.根据权利要求1所述的封装件，其中所述突起部的厚度在0.01微米至0.1微米之间，包括端值。8.根据权利要求1所述的封装件，其中所述突起部占据小于所述顶表面的50％。9.根据权利要求1所述的封装件，其中所述键合焊盘包括：第一金属层；在所述第一金属层上的第二金属层；和在所述第二金属层上的第三金属层，所述第三金属层具有带有所述突起部的所述顶表面。10.根据权利要求9所述的封装件，其中所述第一金属层包括铜，所述第二金属层包括镍，并且所述第三金属层包括钯。11.根据权利要求1所述的封装件，其中所述突起部是所述顶表面上的纹理表面的一部分。12.根据权利要求11所述的封装件，其中所述键合焊盘包括多个金属层。13.根据权利要求12所述的封装件，其中所述多个金属层包括铜层、钯层以及定位在所述铜层与所述钯层之间的镍层。14.根据权利要求13所述的封装件，其中所述铜层的厚度在6微米至10微米之间，包括端值。15.根据权利要求13所述的封装件，其中所述铜层的所述顶表面被化学蚀刻。16.根据权利要求13所述的封装件，其中所述镍层的厚度在1微米至4微米之间，包括端值。17.根据权利要求13所述的封装件，其中所述钯层的厚度在0.1微米至0.4微米之间，包括端值。18.一种制造半导体器件的方法，其包括：提供半导体衬底；在所述半导体衬底上形成键合焊盘，其中形成所述键合焊盘包括：将金属层定位在...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：