半导体存储器的形成方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种半导体存储器的形成方法。所述半导体存储器的形成方法包括如下步骤：形成第一刻蚀图形于基底表面，所述第一刻蚀图形包括第一掩膜层、第二掩膜层和沿第一方向延伸的第一沟槽；回填所述第一沟槽；去除所述第二掩膜层，形成第一掩膜结构；形成第二刻蚀图形于所述第一掩膜结构表面，所述第二刻蚀图形包括第三掩膜层、第四掩膜层和沿第二方向延伸的第二沟槽，所述第一方向与所述第二方向相交；回填所述第二沟槽；去除所述第四掩膜层，形成第二掩膜结构；以所述第一掩膜结构和所述第二掩膜结构共同作为掩膜图形蚀刻所述基底，形成多个孔径相同的电容孔。本发明专利技术提高了半导体存储器中电容孔孔径的均匀性。孔孔径的均匀性。孔孔径的均匀性。

【技术实现步骤摘要】
半导体存储器的形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体存储器的形成方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
[0003]随着半导体技术的快速发展，半导体工艺尺寸变得越来越小，工艺控制难度相应也就越来越大。由于目前光刻技术的局限，动态随机存储器的电容孔径需要通过间距倍增(Pitch Double Pattern)技术来定义。这种技术是通过刻蚀和扩散等方法来对特征尺寸(Critical Dimension，CD)进一步缩减。但是由于刻蚀过程中刻蚀选择比的限制，第一电容孔图形(CORE)和第二电容孔图形(GAP)会存在差异，这种微小的差异会导致最终形成的电容本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器的形成方法，其特征在于，包括如下步骤：提供一基底；形成第一刻蚀图形于基底表面，所述第一刻蚀图形包括第一掩膜层、位于所述第一掩膜层表面的第二掩膜层、以及沿第一方向延伸并贯穿所述第一掩膜层和所述第二掩膜层的第一沟槽；回填所述第一沟槽；去除所述第二掩膜层，形成第一掩膜结构；形成第二刻蚀图形于所述第一掩膜结构表面，所述第二刻蚀图形包括第三掩膜层、位于所述第三掩膜层表面的第四掩膜层、以及沿第二方向延伸并贯穿所述第三掩膜层和所述第四掩膜层的第二沟槽，所述第一方向与所述第二方向相交；回填所述第二沟槽；去除所述第四掩膜层，形成第二掩膜结构；以所述第一掩膜结构和所述第二掩膜结构共同作为掩膜图形刻蚀所述基底，形成多个孔径相同的电容孔。2.根据权利要求1所述的半导体存储器的形成方法，其特征在于，所述基底表面具有电容掩膜层；形成所述第一刻蚀图形于基底表面的具体步骤包括：依次沉积所述第一掩膜层和所述第二掩膜层于所述电容掩膜层表面；刻蚀所述第一掩膜层和所述第二掩膜层，形成沿第一方向延伸的第一沟槽；形成覆盖于所述第一沟槽的侧壁表面的第一侧墙。3.根据权利要求2所述的半导体存储器的形成方法，其特征在于，所述第一掩膜层为有机掩膜层，所述第二掩膜层为硬掩膜层。4.根据权利要求2所述的半导体存储器的形成方法，其特征在于，形成覆盖于所述第一沟槽的侧壁表面的第一侧墙的具体步骤包括：形成覆盖所述第一沟槽的侧壁和底壁表面、以及所述第二掩膜层的顶面的第一介质层；去除所述第一沟槽底壁表面和所述第二掩膜层顶面的所述第一介质层，残留于所述第一沟槽侧壁的所述第一介质层作为所述第一侧墙。5.根据权利要求4所述的半导体存储器的形成方法，其特征在于，所述第一介质层的材料为氧化物介质材料；去除所述第一沟槽底壁表面和所述第二掩膜层顶面的所述第一介质层的具体步骤包括：采用含氟气体刻蚀所述第一沟槽底壁表面和所述第二掩膜层顶面的所述第一介质层。6.根据权利要求2所述的半导体存储器的形成方法，其特征在于，形成所述第一掩膜结构的具体步骤包括：采用与所述第一掩膜层相同的材料回填所述第一刻蚀图形中的第一沟槽，形成覆盖所述第二掩膜层表面并填充满所述第一沟槽的第五掩膜层；以所述第二掩膜层为刻蚀截止层，采用含氧气体刻蚀所述第五掩膜层，暴露所述第二掩膜层；以所述第一掩膜层为刻蚀截止层，采用含氟气体刻蚀所述第二掩膜层，使得暴露的所述第一掩膜层...

【专利技术属性】
技术研发人员：刘欣然，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：