一种应用于系统级封装的去耦电容放置方法技术方案

一种应用于系统级封装的去耦电容放置方法，首先通过优化互联方式，进一步节省了3D系统级封装的空间效率，并且由于减少了金线互联的使用，稍微提高了信号传输的质量。然后通过利用封装内的剩余空间，放置去耦电容，解决了去耦电容空间占据过大的问题，进一步提高了信号完整性。本发明专利技术通过优化系统级封装不同层与芯片之间的互联方式，为去耦电容提供放置空间，最终优化系统的电源与信号完整性性能。性能。性能。

【技术实现步骤摘要】
一种应用于系统级封装的去耦电容放置方法


[0001]本专利技术涉及集成电路领域，尤其涉及利用去耦电容抑制电源噪声的设计即一种应用于系统级封装的去耦电容放置方法。

技术介绍

[0002]电源噪声一直是信号质量研究中的重点。电源噪声可以导致信号高低电平模糊，信号抖动等问题。电源地平面对中存在诸如寄生电感，寄生电阻，寄生电容，电导等多种寄生参数，与常规仿真中的理想电源地平面对有很大差别。电源地平面对中常因为元件充放电电流而形成电压波动。设计人员常采用去耦电容来解决这类电源噪声问题。无论是片上电容还是片外电容都具有同一个特点，就是相对其他元件尺寸巨大。而去耦电容的放置问题也成为一个检测方和设计方经常争论的问题。
[0003]系统级封装(SIP)，与片上系统（SOC）相比，对系统的空间利用率更高。在当今集成电路设计中，由于PCB的尺寸无法继续缩小，并且电容尺寸收到漏电的限制，一些集成电路设计已经无法跟上摩尔定律的步伐。以至于现在的集成电路器件如DRAM，在很多设计中已经无法大跨越式的采用尺寸更小工艺，现在的尺寸大多停留在16nm，17nm，18n本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于系统级封装的去耦电容放置方法，其特征在于：具体为：步骤一：采用堆叠技术制作所有Sub层，同时考虑扇出互联，金线引脚，以及内部互联进行走线设计，并且预留重新设计之后需要与去耦电容连接的sub2中的通孔；步骤二：依次放置chip1，2，3，其中chip1采用...

【专利技术属性】
技术研发人员：徐江涛，于东哲，聂凯明，高静，高志远，
申请(专利权)人：天津大学青岛海洋技术研究院，
类型：发明
国别省市：