一种多PCB板JTAG级联电路、级联方法技术

本发明专利技术提供一种多PCB板JTAG级联电路、级联方法，用于多块PCB板之间的Xilinx FPGA的JTAG级联调试，该电路包括pc机、USB to JTAG模块、和多个JTAG连接器，pc机连接USB to JTAG模块，USB to JTAG模块的TDI管脚连接首个JTAG连接器的输入端，输出端连接后一个JTAG连接器的输入端，依次连接，最后一个JTAG连接器的输出端连接USB to JTAG模块接口的TDO管脚；JTAG连接器用于连接JTAG线缆；每个JTAG连接器上均连接开关电路，用于根据JTAG连接器对JTAG线缆的检测信号的电平变化自动断开/闭合。本发明专利技术通过JTAG连接器的检测信号，判断JTAG连接器是否插入，从而实现多块PCB板的JTAG级联。从而实现多块PCB板的JTAG级联。从而实现多块PCB板的JTAG级联。

【技术实现步骤摘要】
一种多PCB板JTAG级联电路、级联方法


[0001]本专利技术涉及电子
，尤其涉及一种多PCB板JTAG级联电路、级联方法。

技术介绍

[0002]JTAG(Joint Test Action Group，联合测试工作组)是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。JTAG最初是用来对芯片进行测试的，JTAG的基本原理是在器件内部定义一个TAP(Test Access Port，测试访问口)通过专用的JTAG测试工具对内部节点进行测试。如今，JTAG接口还常用于实现ISP(In-System Programmer，在系统编程)，对FLASH等器件进行编程。
[0003]JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。目前，JTAG链的常用拓扑结构是采用菊花链的形式，将单块PCB板上的多个器件进行互联，从而实现对单块PCB板上多个器件的分别测试。而对于多块PCB板的JTAG测试，目前依然采用将每块PCB板上的多个器件互联，分别测试每块PCB板的方式，在多块PCB板的JTAG测试应用场景中，传统的测试方式导致测试工作复杂、工作效率低，不便于生产和设计的维护。

技术实现思路

[0004]有鉴于此，本公开实施例提供一种多PCB板JTAG级联电路、级联方法，该方法主要针对Xlinx(赛灵思)FPGA的JTAG调试应用，特别是多PCB板之间FPGA的JTAG级联调试，解决目前多块PCB板的JTAG测试工作复杂、工作效率低，不便于生产和设计的维护的技术问题。
[0005]为了解决上述问题，本专利技术提供如下技术方案：
[0006]一种多PCB板JTAG级联电路，用于多块PCB板之间的Xilinx FPGA的JTAG级联调试，包括pc机、USB to JTAG模块、和多个JTAG连接器，所述pc机连接所述USB to JTAG模块，所述USB to JTAG模块接口的TDI管脚连接首个所述JTAG连接器的输入管脚，首个所述JTAG连接器的输出管脚连接后一个所述JTAG连接器的输入管脚，使多个JTAG连接器依次连接，最后一个所述JTAG连接器的输出管脚连接所述USB to JTAG模块接口的TDO管脚；多个所述JTAG连接器用于连接各PCB板的JTAG线缆；
[0007]其中，每个所述JTAG连接器上均连接开关电路，所述开关电路用于根据所述JTAG连接器对JTAG线缆的检测信号的电平变化自动断开/闭合。
[0008]在一种优选的实施方式中，还包括缓冲器，所述USB to JTAG模块接口的TMS管脚和TCK管脚分别连接多个所述JTAG连接器的TMS管脚和TCK管脚，所述USB to JTAG模块接口的TMS管脚和TCK管脚与所述JTAG连接器之间均连接所述缓冲器。
[0009]在一种优选的实施方式中，所述缓冲器的型号采用SN74LVC162244A。
[0010]在一种优选的实施方式中，所述pc机通过USB接口连接所述USB to JTAG模块。
[0011]在一种优选的实施方式中，所述USB to JTAG模块的型号采用JTAG_SMT2。
[0012]在一种优选的实施方式中，所述JTAG连接器的型号为98424-G52B14。
[0013]在一种优选的实施方式中，所述JTAG连接器的数量为16个。
[0014]本专利技术还提供一种基于上述的多PCB板JTAG级联电路的多PCB板JTAG级联方法，将每个JTAG连接器的1脚上拉作为检测信号，根据所述JTAG连接器对JTAG线缆的检测信号的电平变化判断JTAG线缆的插入状态；
[0015]当没有JTAG线缆插入时，所述JTAG连接器上的检测信号为高电平，开关电路闭合，电路绕过该JTAG连接器；
[0016]当JTAG线缆插入时，JTAG连接器的1脚被拉低，所述JTAG连接器上的检测信号为低电平，开关电路断开，JTAG连接器导通；当每个所述开关电路均断开时，实现多PCB板JTAG级联。
[0017]本专利技术提供的一种多PCB板JTAG级联电路、级联方法，其有益效果在于：本专利技术方法主要针对Xlinx(赛灵思)FPGA的JTAG调试应用，特别是多PCB板之间FPGA的JTAG级联调试，通过连接器的检测信号，判断JTAG连接器是否插入，从而实现多块PCB板的JTAG级联。本专利技术的方法易于实现，适于实际应用，方便测试，降低测试复杂性，提高工作效果，满足生产维护的需求。
附图说明
[0018]为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0019]图1为本专利技术实施例的多PCB板JTAG级联的结构电路图；
[0020]图2为本专利技术另一实施例的多PCB板JTAG级联的结构电路图；
[0021]图3为本专利技术实施例的多PCB板JTAG级联的开关电路结构示意图；
[0022]图4为本专利技术实施例的多PCB板JTAG级联的JTAG连接器的接口定义示意图。
具体实施方式
[0023]下面结合附图对本公开实施例进行详细描述。
[0024]以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
[0025]要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例
来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
[0026]还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多PCB板JTAG级联电路，用于多块PCB板之间的Xilinx FPGA的JTAG级联调试，其特征在于，包括pc机、USB to JTAG模块、和多个JTAG连接器，所述pc机连接所述USB to JTAG模块，所述USB to JTAG模块接口的TDI管脚连接首个所述JTAG连接器的输入管脚，首个所述JTAG连接器的输出管脚连接后一个所述JTAG连接器的输入管脚，使多个JTAG连接器依次连接，最后一个所述JTAG连接器的输出管脚连接所述USB to JTAG模块接口的TDO管脚；多个所述JTAG连接器用于连接各PCB板的JTAG线缆；其中，每个所述JTAG连接器上均连接开关电路，所述开关电路用于根据所述JTAG连接器对JTAG线缆的检测信号的电平变化自动断开/闭合。2.根据权利要求1所述的多PCB板JTAG级联电路，其特征在于，还包括缓冲器，所述USB to JTAG模块接口的TMS管脚和TCK管脚分别连接多个所述JTAG连接器的TMS管脚和TCK管脚，所述USB to JTAG模块接口的TMS管脚和TCK管脚与所述JTAG连接器之间均连接所述缓冲器。3.根据权利要求2所述的多PCB板JTAG级联电路，其特征在于，所...

【专利技术属性】
技术研发人员：彭崇伟，曹叶，
申请(专利权)人：上海国微思尔芯技术股份有限公司，
类型：发明
国别省市：