一种带隙基准电路及芯片制造技术

本申请公开了一种带隙基准电路及芯片，该带隙基准电路包括：第一电流支路，包括连接于第一节点和第二节点之间的第一半导体器件；第二电流支路，包括串联于第三节点和第二节点之间的第一电阻和第二半导体器件；电流产生电路用于从第一节点和第三节点分别向第一电流支路和第二电流支路注入成比例设置的第一电流和第二电流；补偿电路用于从第一节点向第一电流支路注入第三电流，并调节第一节点和第三节点之间的电压平衡。本申请通过补偿电路向第一电流支路注入第三电流，调节第一节点和第三节点之间的电压平衡，降低失调电压对带隙基准电路输出的基准电压的影响，进一步提高带隙基准电路的精度。电路的精度。电路的精度。

【技术实现步骤摘要】
一种带隙基准电路及芯片


[0001]本申请涉及半导体器件和芯片领域，特别是涉及一种带隙基准电路及芯片。

技术介绍

[0002]在半导体器件和芯片领域，通常需要设计外置或者内置的电压源。在现有技术中，电压源利用三极管的正负温度系数叠加，从而生成不随电源电压、温度和工艺变化的输出电压，但是电压源电路本身存在失调电压，影响输出电压的精度。

技术实现思路

[0003]本申请至少提供一种带隙基准电路及芯片。
[0004]本申请第一方面提供了一种带隙基准电路，包括：
[0005]第一电流支路，包括连接于第一节点和第二节点之间的第一半导体器件；
[0006]第二电流支路，包括串联于第三节点和第二节点之间的第一电阻和第二半导体器件；
[0007]电流产生电路，用于从第一节点和第三节点分别向第一电流支路和第二电流支路注入成比例设置的第一电流和第二电流，其中第一半导体器件的两端具有第一压降，第二半导体器件的两端具有第二压降，第一电阻的两端具有第三压降，第一压降和第二压降具有负温度变化特性，第三压降具有正温度变化特性；
[0008]补偿电路，用于从第一节点向第一电流支路注入第三电流，并调节第一节点和第三节点之间的电压平衡。
[0009]本申请第二方面提供了一种芯片，包括如上述的带隙基准电路。
[0010]本申请的有益效果是：区别于现有技术，本申请提供的带隙基准电路，包括：第一电流支路，包括连接于第一节点和第二节点之间的第一半导体器件；第二电流支路，包括串联于第三节点和第二节点之间的第一电阻和第二半导体器件；电流产生电路，用于从第一节点和第三节点分别向第一电流支路和第二电流支路注入成比例设置的第一电流和第二电流，其中第一半导体器件的两端具有第一压降，第二半导体器件的两端具有第二压降，第一电阻的两端具有第三压降，第一压降和第二压降具有负温度变化特性，第三压降具有正温度变化特性；补偿电路，用于从第一节点向第一电流支路注入第三电流，并调节第一节点和第三节点之间的电压平衡。本申请通过这种连接方式，使补偿电路向第一电流支路注入第三电流，调节第一节点和第三节点之间的电压平衡，降低失调电压对带隙基准电路输出的基准电压的影响，进一步提高带隙基准电路的精度；同时带隙基准电路的电路结构简单可控，节省生产成本。
[0011]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。
附图说明
[0012]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0013]图1是本申请带隙基准电路一实施例的第一结构示意图；
[0014]图2是本申请带隙基准电路一实施例的第二结构示意图；
[0015]图3是本申请带隙基准电路另一实施例的结构示意图；
[0016]图4是本申请芯片一实施例的结构示意图。
具体实施方式
[0017]为使本领域的技术人员更好地理解本申请的技术方案，下面结合附图和具体实施方式对本申请所提供的带隙基准电路及芯片做进一步详细描述。可以理解的是，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0018]本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
[0019]请参阅图1-图2，图1是本申请带隙基准电路一实施例的第一结构示意图，图2是本申请带隙基准电路一实施例的第二结构示意图。如图1所示，带隙基准电路10包括第一电流支路11，第二电流支路12，补偿电路13和电流产生电路14。其中，第一电流支路11包括第一半导体器件111，第二电流支路12包括串联的第一电阻121和第二半导体器件122。
[0020]电流产生电路14的第一端与补偿电路13的一端接收供电电压VCC，补偿电路13的另一端通过第一节点a连接第一电流支路11与电流产生电路14的第二端，电流产生电路14的第三端通过第三节点c连接第二电流支路12，第一电流支路11与第二电流支路12通过第二节点b连接，并进一步接地。
[0021]具体地，补偿电路13的另一端通过第一节点a连接第一半导体器件111的一端，电流产生电路14的第三端通过第三节点c连接第一电阻121的一端，第一电阻121的另一端连接第二半导体器件122的一端，第一半导体器件111的另一端连接第二半导体器件122的另一端。
[0022]电流产生电路14在接收供电电压VCC后，分别通过第一节点a与第三节点c向第一电流支路11与第二电流支路12注入第一电流I1与第二电流I2；补偿电路13在接收供电电压VCC后，通过第一节点a向第一电流支路11注入第三电流I3。其中，第一电流I1、第二电流I2与第三电流I3成比例设置。本实施例带隙基准电路10通过调节第三电流I3的大小，实现调节第一节点a和第三节点c之间的电压平衡。
[0023]进一步参阅图2，如图2所示，补偿电路13包括第三开关管131，电流产生电路14包
括运算放大器141、第一开关管142、第二开关管143、第二电阻144以及第三电阻145。
[0024]第三开关管131的第一通路端接收供电电压VCC，第三开关管131的第二通路端连接第一节点a，第三开关管131的控制端连接运算放大器141的输出端。第一开关管142的第一通路端接收供电电压VCC，第一开关管142的第二通路端连接第一节点a，第一开关管142的控制端连接运算放大器141的输出端。第二开关管143的第一通路端接收供电电压VCC，第二开关管143的第二通路端连接第三节点c，第二开关管143的控制端连接运算放大器141的输出端。运算放大器141的负相输入端连接第一节点a，运算放大器141的正相输入端连接第三节点c。即第一开关管142的控制端连接第二开关管143的控制端与第三开关管131的控制端，第一开关管142的第二通路端连接运算放大器141的负相输入端，第二开关管143的第二通路端连接运算放大器141的正相输入端。
[0025]进一步地，第二电阻144串联于第一开关管142的第二通路端与第一节点a之间，第三电阻145串联于第二开关管143的第二通路端与第三节点c之间，即第二电阻144的一端连接第一开关管142的第二通路端，第二电阻144的另一端连接第一节点a，第三电阻145的一端连接第二开关管143的第二通路端，第三电阻145的另一端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带隙基准电路，其特征在于，包括：第一电流支路，包括连接于第一节点和第二节点之间的第一半导体器件；第二电流支路，包括串联于第三节点和所述第二节点之间的第一电阻和第二半导体器件；电流产生电路，用于从所述第一节点和所述第三节点分别向所述第一电流支路和所述第二电流支路注入成比例设置的第一电流和第二电流，其中所述第一半导体器件的两端具有第一压降，所述第二半导体器件的两端具有第二压降，所述第一电阻的两端具有第三压降，所述第一压降和第二压降具有负温度变化特性，所述第三压降具有正温度变化特性；补偿电路，用于从所述第一节点向所述第一电流支路注入第三电流，并调节所述第一节点和所述第三节点之间的电压平衡。2.根据权利要求1所述的带隙基准电路，其特征在于，所述第三电流与所述第一电流成比例设置。3.根据权利要求2所述的带隙基准电路，其特征在于，所述第一半导体器件具有第一PN结区域，所述第二半导体器件具有第二PN结区域，所述第二PN结区域的面积为所述第一PN结区域的面积的N倍，N大于1，所述第三电流为所述第一电流的M倍，M大于1，所述第一电流和所述第二电流相等，以使得流经所述第一PN结区域的电流密度为流经所述第二PN结区域的电流密度的(M+1)
×
N倍，所述第一压降为所述第一PN结区域两端的压降，所述第二压降为所述第二PN结区域两端的压降，所述第三压降为所述第一压降和所述电流产生电路的失调电压的叠加结果与所述第二压降之间的差值。4.根据权利要求1所述的带隙基准电路，其特征在于，所述电流产生电路包括：运算放大器，所述运算放大器的负相输入端连接所述第一节点，所述运算放大器的正相输入端连接所述第三节点；第一开关管，所述第一开关管的第一通路端接收供电电压，所述第一开关管的第二通路端连接所述第一节点，所述第一开关管的控制端连接所述运算放大器的输出端；第二开关管，所述第二开关管的第一通路端接收所述供电电压，所述第二开关管的第二通路端连接所述第三节点，所述第二开关管的控制端连接所述运算放大器的输出端；所述补偿电路包括第三开关管，所述第三开关管的第一通路端接收所述供电电压，所述第三开关管的第二通路端连接所述第一节点，所述第三开关管的控制端连接所述运算放大器的输出端。5.根据权利要求4所述的带隙基准电路，其特征在于，所述第一开关管、所述第二开关管和所述第三开关管为P型MOS管或PNP三极管。6...

【专利技术属性】
技术研发人员：刘利书，
申请(专利权)人：美的集团股份有限公司，
类型：发明
国别省市：