具有内埋Σ形结构的半导体元件及其制造方法技术

本公开提供一种具有内埋Σ形结构的半导体元件及其制造方法。该半导体元件包括一半导体基板、一半导体鳍片、以及一经填充的沟槽。该半导体鳍片从该半导体基板向上延伸。该经填充的沟槽形成于该半导体鳍片中且包括一第一Σ部分、一第二Σ部分、以及一中间部分。该第一Σ部分由一半导体缓冲区域部分地填充，且该第一Σ部分的一未填充部分由生长在该半导体缓冲区域上的一经掺杂的半导体区域填充。该第二Σ部分由该半导体缓冲区域填充。该中间部分将该第一Σ部分连接至该第二Σ部分，且该中间部分由该半导体缓冲区域填充。由该半导体缓冲区域填充。由该半导体缓冲区域填充。

【技术实现步骤摘要】
具有内埋
Σ
形结构的半导体元件及其制造方法


[0001]本公开主张2019/08/21申请的美国正式申请案第16/547,160号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

技术介绍

[0002]在现代电子元件中，集成电路(integrated circuits；ICs)的应用范围不断扩大。特别地，对表现出高性能和低能耗的电子元件的移动性的需求增加，使发展方向往更加紧密的元件推进，所述元件具有尺寸范围缩小至低次微米(submicron)规模的部件。当前的半导体技术能够生产尺寸为10nm的结构。因为IC代表集成在半导体材料上的一组电子电路元件，所以可以将IC制造得比由独立电路组件构成的离散电路还要小。一般来说，现今的集成电路涉及形成于半导体基板上的数百万个单一电路元件。
[0003]为了增强通道应变(channel strain)，将“Σ形”结构内埋于鳍状场效晶体管(FinFET)的源极/漏极区域中已被证明是一种有效的方法。在一种已知的方法中，形成栅极结构于半导体鳍之上，并且将Σ形的源极/漏极结构内埋于栅极结构之间的Σ腔中。Σ形的源极/漏极结构允许源极/漏极结构紧邻晶体管通道区域放置，因此可以使晶体管通道区域内部的应力最大化。然而，对于FinFET来说，随后对这种Σ形源极/漏极结构进行的驱入(drive-in)退火会导致沿着鳍片高度方向的接面轮廓不均匀，造成每一个半导体鳍片中栅极长度不一致。因此，需要提供具有均匀的源极/漏极接面轮廓的内埋式源极/漏极结构和工艺。
>[0004]上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应做为本公开的任一部分。

技术实现思路

[0005]本公开提供一种半导体元件。该半导体元件包括一半导体基板、一半导体鳍片、以及一经填充的沟槽。该半导体鳍片从该半导体基板向上延伸。该经填充的沟槽形成于该半导体鳍片中且包括一第一Σ部分、一第二Σ部分、以及一中间部分。该第一Σ部分由一半导体缓冲区域部分地填充，且该第一Σ部分的一未填充部分由生长在该半导体缓冲区域上的一经掺杂的半导体区域填充。该第二Σ部分由该半导体缓冲区域填充。该中间部分将该第一Σ部分连接至该第二Σ部分，且该中间部分由该半导体缓冲区域填充。
[0006]在一些实施例中，该半导体元件还包括一栅极结构，形成于该半导体鳍片之上，其中该栅极结构包括跨越(stradding)该半导体鳍片的一通道部分的一栅极堆叠和存在于该栅极堆叠的侧壁上的一栅极间隔物。
[0007]在一些实施例中，该第一Σ部分包括延伸于该栅极间隔物下方的一水平尖端区域，以及朝向该半导体基板延伸的一底部区域。
[0008]在一些实施例中，该半导体缓冲区域填充该第一Σ部分的该水平尖端区域和该底
部区域。
[0009]在一些实施例中，该经填充的沟槽具有与该栅极间隔物的外侧壁垂直重合的侧壁。
[0010]在一些实施例中，该第二Σ部分的一深度大于该第一Σ部分的一深度。
[0011]本公开另提供一种半导体元件的制造方法。该制造方法包括提供一半导体基板；形成一沟槽于一半导体基板中，其中该沟槽包括一第一Σ部分、一第二Σ部分和连接该第一Σ部分和该第二Σ部分的一中间部分；外延生长一半导体缓冲区域于该沟槽中，其中该半导体缓冲区域填充该第二Σ部分、该中间部分和该第一Σ部分的一部分；以及外延生长一经掺杂的半导体区域于该半导体缓冲区域上，其中该经掺杂的半导体区域填充该第一Σ部分的一未填充部分。
[0012]在一些实施例中，该制造方法还包括形成一栅极结构于一半导体鳍片之上，该半导体鳍片从该半导体基板向上延伸，其中该栅极结构包括跨越该半导体鳍片的一通道部分的一栅极堆叠和存在于该栅极堆叠的侧壁上的一栅极间隔物；以及在该第一Σ部分中形成延伸于该栅极间隔物下方的一水平尖端区域和朝向该半导体基板延伸的一底部区域。
[0013]在一些实施例中，形成该沟槽还包括通过进行一非等向性蚀刻以移除位于该栅极结构的每一侧上的该半导体鳍片的一部分来形成一初始空腔，其中该初始空腔具有与该栅极间隔物的一外侧壁垂直重合的一侧壁；以及形成一氧化物环于该初始空腔的侧壁的一中间部分上。
[0014]在一些实施例中，形成该沟槽还包括进行一结晶非等向性蚀刻(crystallographic anisotropic etch)以在该氧化物环上方形成该第一Σ部分并在该氧化物环下方形成该第二Σ部分，其中该第一和第二Σ部分具有沿着(111)定向的刻面(faceted surfaces)。
[0015]在一些实施例中，形成该沟槽还包括从该初始空腔的该侧壁的该中间部分移除该氧化物环，使得该沟槽的该中间部分连接该第一Σ部分和该第二Σ部分。
[0016]在一些实施例中，该结晶非等向性蚀刻使用包括至少一氢氧化四甲铵(tetramethylammonium hydroxide；TMAH)、氢氧化铵、和氢氧化钾的蚀刻剂。
[0017]在一些实施例中，该蚀刻剂蚀刻(001)和(110)结晶平面的速度比蚀刻(111)结晶平面的速度快。
[0018]本公开另提供一种半导体元件的制造方法。该制造方法包括提供一半导体基板；通过进行一非等向性蚀刻以移除位于一栅极结构的每一侧上的一半导体鳍片的一部分来形成一初始空腔；形成一氧化物环于该初始空腔的侧壁的一中间部分上；进行一结晶非等向性蚀刻以在该氧化物环上形成一第一Σ部分并在该氧化物环下方形成一第二Σ部分；以及从该初始空腔的该侧壁的该中间部分移除该氧化物环，以得到包括一第一Σ部分、一第二Σ部分以及连接该第一Σ部分和该Σ第二部分的一中间部分的一沟槽。
[0019]在一些实施例中，该制造方法还包括：形成一栅极结构于一半导体鳍片之上，该半导体鳍片从该半导体基板向上延伸，其中该栅极结构包括跨越(straddling)该半导体鳍片的一通道部分的一栅极堆叠和存在于该栅极堆叠的侧壁上的一栅极间隔物；以及在该第一Σ部分中形成延伸于该栅极间隔物下方的一水平尖端区域和朝向该半导体基板延伸的一底部区域。
[0020]在一些实施例中，该初始空腔具有与该栅极间隔物的一外侧壁垂直重合的一侧壁。
[0021]在一些实施例中，该第一和第二Σ部分具有沿着(111)定向的刻面。
[0022]在一些实施例中，该制造方法还包括：外延生长一半导体缓冲区域于该沟槽中，其中该半导体缓冲区域填充该第二Σ部分、该中间部分和该第一Σ部分的一部分；以及外延生长一经掺杂的半导体区域于该半导体缓冲区域上，其中该经掺杂的半导体区域填充该第一Σ部分的一未填充部分。
[0023]在一些实施例中，该半导体缓冲区域填充该第一Σ部分的该水平尖端区域和该底部区域。
[0024]在一些实施例中，该第二Σ部分的一深度大于该第一Σ部分的一深度。
[0025]利用半导体元件的上述构造及其制备方法，增加了每一个源极/漏极腔的体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括：一半导体基板；一半导体鳍片，从该半导体基板向上延伸；以及一经填充的沟槽，形成于该半导体鳍片中，其中该经填充的沟槽包括：一第一Σ部分，由一半导体缓冲区域部分地填充，其中该第一Σ部分的一未填充部分由生长在该半导体缓冲区域上的一经掺杂的半导体区域填充；一第二Σ部分，由该半导体缓冲区域填充；以及一中间部分，将该第一Σ部分连接至该第二Σ部分，其中该中间部分由该半导体缓冲区域填充。2.如权利要求1所述的半导体元件，还包括一栅极结构，形成于该半导体鳍片之上，其中该栅极结构包括跨越该半导体鳍片的一通道部分的一栅极堆叠和存在于该栅极堆叠的侧壁上的一栅极间隔物。3.如权利要求2所述的半导体元件，其中该第一Σ部分包括延伸于该栅极间隔物下方的一水平尖端区域，以及朝向该半导体基板延伸的一底部区域。4.如权利要求3所述的半导体元件，其中该半导体缓冲区域填充该第一Σ部分的该水平尖端区域和该底部区域。5.如权利要求2所述的半导体元件，其中该经填充的沟槽具有与该栅极间隔物的外侧壁垂直重合的侧壁。6.如权利要求1所述的半导体元件，其中该第二Σ部分的一深度大于该第一Σ部分的一深度。7.一种半导体元件的制备方法，包括：提供一半导体基板；形成一沟槽于一半导体基板中，其中该沟槽包括一第一Σ部分、一第二Σ部分和连接该第一和第二Σ部分的一中间部分；外延生长一半导体缓冲区域于该沟槽中，其中该半导体缓冲区域填充该第二Σ部分、该中间部分和该第一Σ部分的一部分；以及外延生长一经掺杂的半导体区域于该半导体缓冲区域上，其中该经掺杂的半导体区域填充该第一Σ部分的一未填充部分。8.如权利要求7所述的半导体元件的制备方法，还包括：形成一栅极结构于一半导体鳍片之上，该半导体鳍片从该半导体基板向上延伸，其中该栅极结构包括跨越该半导体鳍片的一通道部分的一栅极堆叠和存在于该栅极堆叠的侧壁上的一栅极间隔物；以及在该第一Σ部分中形成延伸于该栅极间隔物下方的一水平尖端区域和朝向该半导体基板延伸的一底部区域。9.如权利要求8所述的半导体元件的制备方法，其中形成该沟槽还包括：通过进行一非等向性蚀刻以移除位于该栅极结构的每一侧上的该半导体鳍片的一部分来形成一初始空腔，其中该初始空腔具有与该栅极间隔物的一外侧壁垂直重合的一侧壁；以及形成一氧化物环于该初始空腔的侧壁的一中间部分上。
10.如权利要求9所述的半导体元件的制备方法，其中形成该沟槽还包括进行一结晶...

【专利技术属性】
技术研发人员：黄登烟，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：