一种芯片封装结构及电子设备制造技术

本申请公开了一种芯片封装结构及电子设备，其中，所述芯片封装结构将待封装芯片倒装设置，然后通过多个电镀引脚实现待封装芯片的多个待引出连接点的引出，整个封装结构无需引线键合，也无需较大的基岛和含有内引线的框架，有利于降低封装结构的厚度和质量。并且发明专利技术人研究发现，待封装芯片的发热区域主要集中在待封装芯片的表面，因此在本申请实施例提供的封装结构中，将待封装芯片以倒装的方式与多个电镀引脚固定连接，有利于使得待封装芯片的热量直接通过电镀引脚向外散发，无需通过散热性较差的芯片基底散热，从而有利于提升封装结构的散热性。构的散热性。构的散热性。

【技术实现步骤摘要】
一种芯片封装结构及电子设备


[0001]本申请涉及半导体
，更具体地说，涉及一种芯片封装结构及电子设备。

技术介绍

[0002]随着市场上消费类电子技术的不断升级，手机、智能穿戴设备和平板电脑等电子设备对芯片(Integrated Circuit Chip)封装的要求向着更薄、更轻便和散热性更好的方向发展。
[0003]传统的QFN(Quad Flat-Pack No-Lead Package，方形扁平无铅封装)/DFN(Dual Flat-Pack No-Lead Package，双边扁平无铅封装)封装由于引线框架、封装工艺及结构的限制，已不能满足市场对于芯片封装的更薄、更轻便和散热性更好的需求。

技术实现思路

[0004]为解决上述技术问题，本申请提供一种芯片封装结构及电子设备，以实现降低封装结构厚度和质量，并提升封装结构的散热性的目的。
[0005]为实现上述目的，本申请提供如下技术方案：
[0006]一种芯片封装结构，包括：
[0007]倒装设置的待封装芯片，所述待封装芯片上设有多个待引出连接点；
[0008]多个电镀引脚，所述多个电镀引脚与多个所述待引出连接点一一对应，且所述电镀引脚和与所述电镀引脚对应的待引出连接点固定连接。
[0009]可选的，还包括：
[0010]多个防氧化层，所述多个防氧化层与所述多个电镀引脚一一对应，所述防氧化层位于与所述防氧化层对应的电镀引脚背离所述待封装芯片一侧表面。
[0011]可选的，所述防氧化层包括电镀金层或高分子材料层。
[0012]可选的，所述电镀金层的厚度的取值范围为0μm～1μm。
[0013]可选的，还包括：
[0014]将所述待封装芯片、所述多个电镀引脚封装在一起的塑封层，所述塑封层至少暴露出所述电镀引脚的一部分。
[0015]可选的，所述电镀引脚的高度的取值范围为10μm～100μm。
[0016]可选的，所述电镀引脚的直径的取值范围为10μm～300μm。
[0017]可选的，所述待引出连接点包括铜柱凸点或锡凸点或金凸点。
[0018]可选的，所述待引出连接点的长度的取值范围为5μm～100μm。
[0019]一种电子设备，包括如上述任一项所述的芯片封装结构。
[0020]从上述技术方案可以看出，本申请提供了一种芯片封装结构及电子设备，其中，所述芯片封装结构将待封装芯片倒装设置，然后通过多个电镀引脚实现待封装芯片的多个待引出连接点的引出，整个芯片封装结构无需引线键合，也无需较大的基岛和含有内引线的框架，有利于降低芯片封装结构的厚度和质量。
[0021]并且专利技术人研究发现，待封装芯片的发热区域主要集中在待封装芯片的表面，因此在本申请实施例提供的封装结构中，将待封装芯片以倒装的方式与多个电镀引脚固定连接，有利于使得待封装芯片的热量直接通过电镀引脚向外散发，无需通过散热性较差的芯片基底散热，从而有利于提升芯片封装结构的散热性。
附图说明
[0022]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0023]图1为现有技术中的一种芯片封装结构的结构示意图；
[0024]图2为现有技术中的另一种芯片封装结构的结构示意图；
[0025]图3为芯片的发热位置以及现有技术中的封装结构的散热路径示意图；
[0026]图4为本申请的一个实施例提供的一种芯片封装结构的示意图；
[0027]图5为本申请的另一个实施例提供的一种芯片封装结构的示意图；
[0028]图6为一种引脚的分布方式示意图；
[0029]图7为本申请的又一个实施例提供的一种芯片封装结构的示意图；
[0030]图8为本申请的再一个实施例提供的一种芯片封装结构的示意图。
具体实施方式
[0031]正如
技术介绍
中所述，现有技术中的QFN/DFN封装由于引线框架、封装工艺及结构的限制，使得QFN/DFN封装的厚度、质量和散热性均难以进一步提升，难以满足电子设备对于芯片封装结构的更薄、更轻便和散热性更好的要求。
[0032]具体地，参考图1和图2，图1和图2分别为现有技术中的两种芯片封装结构，图1中提供了一种QFN封装结构，包括芯片11；基岛12；围绕基岛12布置的多个焊盘13，事先制作成型的引线框架，芯片11正面朝上粘贴置于框架上的基岛12上，采用引线15键合工艺实现封装互联。此外图1中还示出了导热金属结构16和绝缘材质14。
[0033]在图2中，提供了一种QFN封装器件的制造方法，其使用电镀框架，芯片背面粘贴在框架上，使用引线键合的方法实现封装互联。图2中，200表示多圈引脚排列QFN封装器件，22表示芯片载体，22a表示外芯片载体，22b表示内芯片载体，23表示引脚，23a表示外引脚，23b表示内引脚，24表示第一金属材料层，26表示绝缘填充材料，27表示第二金属材料层，28表示所述台阶结构，29表示粘贴材料，31表示金属导线，32表示塑封材料。
[0034]专利技术人研究发现，无论是在图1还是在图2中，现有技术中的封装结构受限于引线结构的存在，为了保证塑封体对于引线结构的完全包裹，避免引线结构在使用过程中意外暴露出来，使得塑封体的厚度整体较厚(对于图1和图2所示的结构，框架厚度在100μm以上，整体封装厚度在370μm以上)，从而使得封装结构的整体厚度难以降低。
[0035]并且专利技术人通过进一步研究发现，参考图3，芯片的主要发热位置位于芯片的正面表面，仍然参考图3，在现有技术中的封装结构中，芯片工作过程中产生的热量需要透过芯片下方较厚的硅层到达装片胶，然后通过装片胶传到金属散热片，再通过金属散热片散热，
由于硅层的散热性能较差，且芯片的热扩散路径较长，使得整个芯片封装结构的散热效果较差。
[0036]有鉴于此，本申请实施例提供了一种芯片封装结构，包括：
[0037]倒装设置的待封装芯片，所述待封装芯片上设有多个待引出连接点；
[0038]多个电镀引脚，所述多个电镀引脚与多个所述待引出连接点一一对应，且所述电镀引脚和与所述电镀引脚对应的待引出连接点固定连接。
[0039]所述芯片封装结构将待封装芯片倒装设置，然后通过多个电镀引脚实现待封装芯片的多个待引出连接点的引出，整个芯片封装结构无需引线键合，也无需较大的基岛和含有内引线的框架，有利于降低芯片封装结构的厚度和质量。
[0040]并且专利技术人研究发现，待封装芯片的发热区域主要集中在待封装芯片的表面，因此在本申请实施例提供的封装结构中，将待封装芯片以倒装的方式与多个电镀引脚固定连接，有利于使得待封装芯片的热量直接通过电镀引脚向外散发，无需通过散热性较差的芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：倒装设置的待封装芯片，所述待封装芯片上设有多个待引出连接点；多个电镀引脚，所述多个电镀引脚与多个所述待引出连接点一一对应，且所述电镀引脚和与所述电镀引脚对应的待引出连接点固定连接。2.根据权利要求1所述的芯片封装结构，其特征在于，还包括：多个防氧化层，所述多个防氧化层与所述多个电镀引脚一一对应，所述防氧化层位于与所述防氧化层对应的电镀引脚背离所述待封装芯片一侧表面。3.根据权利要求2所述的芯片封装结构，其特征在于，所述防氧化层包括电镀金层或高分子材料层。4.根据权利要求2所述的芯片封装结构，其特征在于，所述防氧化层的厚度的取值范围为0μm～1μm。5.根据权利要求1所述的芯片...

【专利技术属性】
技术研发人员：权利要求书一页说明书五页附图七页，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：新型
国别省市：