LDMOS晶体管及其制造方法技术

公开了一种LDMOS晶体管及其制造方法，所述方法包括：在第一掺杂类型的衬底上形成外延层；在所述外延层的上表面形成栅极结构；在所述外延层内形成第二掺杂类型的源区，所述第二掺杂类型与所述第一掺杂类型相反；在所述外延层上表面以及所述栅极结构上形成图案化的第一绝缘层，所述图案化的第一绝缘层至少包括覆盖所述栅极结构靠近所述源区的侧壁的侧墙，且至少裸露部分所述源区；采用所述侧墙作为掩膜，形成第一导电通道，所述第一导电通道由所述源区延伸至所述衬底的上表面，以将所述源区与所述衬底连接；以及在所述外延层内形成第二掺杂类型的漏区。根据本发明专利技术提供的方法形成的LDMOS晶体管，不仅解决工艺一致性问题，还减小了源区下方的横向体电阻。了源区下方的横向体电阻。了源区下方的横向体电阻。

【技术实现步骤摘要】
LDMOS晶体管及其制造方法


[0001]本专利技术涉及半导体器件
，更具体地，涉及LDMOS晶体管及其制造方法。

技术介绍

[0002]在各种电子系统中，诸如DC至DC电压变换器之类的电压调节器用于提供稳定的电压源。低功率设备(例如笔记本、移动电话等)中的电池管理尤其需要高效率的DC至DC变换器。开关型电压调节器通过将输入DC电压转换成高频电压、然后对高频输入电压进行滤波以产生输出DC电压来产生输出电压。具体地，开关型调节器包括用于交替地将DC电压源(例如电池)耦合至负载(例如集成电路(IC))和将二者去耦合的功率开关。
[0003]功率开关可以是半导体器件，包括金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极晶体管(IGBT)等。LDMOS晶体管的源区形成在与LDMOS晶体管的导电类型相反掺杂类型的体区中，漏区形成在与器件的导电类型相同掺杂类型的高阻的漂移区中。由于漂移区的存在，LDMOS晶体管的漏极可以承受高电压。因此，LDMOS晶体管具有大驱动电流、低导通电阻和高击穿电压的优点，广泛地用于开关型调节器。
[0004]现有技术的LDMOS晶体管，如图1所示，包括P衬底901、P外延层902、P掺杂区903、P体区904、N漂移区905、源区906、漏区907、栅极908、源极电极909以及漏极电极910。在形成LDMOS晶体管的现有工艺中，通过位于P外延层902的P掺杂区903连接位于P外延层902上表面的源区902和P衬底901，从而使得源极电极909可位于P衬底901的下表面。实现该结构的工艺一般为，一道或多道离子注入，然后进行高温推结，使得P掺杂区903向P外延层902下表面扩散。
[0005]然而，LDMOS晶体管中的P掺杂区903进行高温扩散时，不仅存在纵向扩散，而且会产生横向扩散，这就导致LDMOS晶体管的尺寸很难缩小，此外，P掺杂区903本身的电阻也会给LDMOS晶体管带来不利影响，从而影响产品性能。

技术实现思路

[0006]综上所述，本专利技术提供一种LDMOS晶体管及其制造方法，以减小LDMOS晶体管结构的尺寸，减小电阻，提高产品性能。
[0007]根据本专利技术的一方面，提供一种制造LDMOS晶体管的方法，包括：在第一掺杂类型的衬底上形成外延层；在所述外延层的上表面形成栅极结构；在所述外延层内形成第二掺杂类型的源区，所述第二掺杂类型与所述第一掺杂类型相反；在所述外延层上表面以及所述栅极结构上形成图案化的第一绝缘层，所述图案化的第一绝缘层至少包括覆盖所述栅极结构靠近所述源区的侧壁的侧墙，且至少裸露部分所述源区；采用所述侧墙作为掩膜，形成第一导电通道，所述第一导电通道由所述源区延伸至所述衬底的上表面，以将所述源区与所述衬底连接；以及
[0008]在所述外延层内形成第二掺杂类型的漏区。
[0009]优选地，形成图案化的第一绝缘层的方法包括：形成覆盖所述外延层上表面以及
覆盖所述栅极结构上表面和侧壁的第一绝缘层；在所述第一绝缘层上形成图案化的掩膜层，所述图案化的掩膜层裸露所述源区上方和部分所述栅极结构上方的第一绝缘层；以及采用刻蚀工艺部分刻蚀被所述图案化的掩膜层裸露的所述第一绝缘层以形成覆盖所述栅极结构侧壁的所述侧墙。
[0010]优选地，形成所述第一导电通道的方法包括：以所述侧墙，所述栅极结构，所述图案化的掩膜层为掩膜，采用刻蚀工艺自对准刻蚀所述外延层以形成第一沟槽；以及在所述第一沟槽中填充第一导电材料，以形成所述第一导电通道。
[0011]优选地，刻蚀所述外延层的同时，部分所述侧墙，部分所述栅极结构，以及部分所述图案化的掩膜层也被刻蚀。
[0012]优选地，所述栅极结构的最顶层包括第一阻挡层，所述外延层和所述第一阻挡层具有高的刻蚀选择比。
[0013]优选地，所述栅极结构最顶层的部分所述第一阻挡层至少被刻蚀。
[0014]优选地，所述栅极结构的最顶层包括氮化物。
[0015]优选地，所述刻蚀工艺为各向异性刻蚀工艺。
[0016]优选地，还包括：在填充所述第一沟槽前，在被所述第一沟槽暴露的衬底中形成第一掺杂类型的体接触区，所述体接触区通过所述第一导电通道与所述源区连接。
[0017]优选地，还包括：去除被刻蚀后在第一绝缘层上保留的所述图案化的掩膜层。
[0018]优选地，还包括：在所述第一导电通道，所述栅极结构以及所述图案化第一绝缘层上沉积第二导电材料，刻蚀靠近所述漏区的部分第二导电材料以形成屏蔽导体层，所述屏蔽导体层与所述第一导电通道电连接。
[0019]优选地，形成所述漏区的方法包括：在所述屏蔽导体层和所述图案化的第一绝缘层上沉积第二绝缘层；依次刻蚀部分所述第二绝缘层和所述图案化的第一绝缘层以形成第二沟槽；以及通过所述第二沟槽形成从外延层的上表面延伸至其内的所述漏区。
[0020]优选地，还包括：用第三导电材料填充所述第二沟槽以形成所述第二导电通道，在所述第二绝缘层的上表面形成漏极电极，使得所述第二导电通道连接所述漏区和所述漏极电极。
[0021]优选地，形成所述栅极结构的步骤包括：在所述衬底的上表面形成栅极介质层，在所述栅极介质层上形成栅极导体，在所述栅极导体上形成硅化物层，在所述硅化物上形成第三绝缘层，以及在所述第三绝缘层形成第一阻挡层；依次刻蚀第一阻挡层、所述第三绝缘层、所述硅化物层、所述栅极导体，以在所述衬底的上表面的形成所述栅极结构。
[0022]优选地，形成所述源区之前，还包括：以所述栅极结构作为掩膜，在所述外延层的第一区域内进行第一掺杂类型的掺杂，以形成从所述外延层的上表面延伸至其内的体区，其中，所述源区位于所述体区中，所述体区至少部分延伸至所述栅极结构的下方。
[0023]优选地，形成所述源区之前，还包括：以所述栅极结构作为掩膜，在所述外延层的第二区域内进行第二掺杂类型的掺杂，以形成从所述衬底的上表面延伸至其内的漂移区，其中，所述漏区位于所述漂移区中。
[0024]优选地，还包括：在所述衬底的下表面形成源极电极，所述源极电极通过所述第一导电通道与所述源区电连接。
[0025]根据本专利技术的另一方面，提供一种LDMOS晶体管，包括：位于第一掺杂类型的衬底
上的外延层；位于所述外延层的上表面的栅极结构；位于所述外延层内的第二掺杂类型的源区，所述第二掺杂类型与所述第一掺杂类型相反；覆盖所述外延层的上表面以及所述栅极结构的图案化的第一绝缘层，所述图案化的第一绝缘层至少包括覆盖所述栅极结构靠近所述源区的侧壁的侧墙；由所述源区延伸至所述衬底上表面的第一导电通道，所述源区通过所述第一导电通道与所述衬底连接；覆盖所述第一导电通道和所述图案化的第一绝缘层的屏蔽导体层；以及位于所述外延层内的漏区。
[0026]优选地，所述第一导电通道以所述侧墙为掩膜自对准形成。
[0027]优选地，所述图案化的第一绝缘层至少裸露部分所述栅极结构的上表面。
[0028]优选地，所述第一导电通道与所述侧墙的部分侧面接触本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造LDMOS晶体管的方法，包括：在第一掺杂类型的衬底上形成外延层；在所述外延层的上表面形成栅极结构；在所述外延层内形成第二掺杂类型的源区，所述第二掺杂类型与所述第一掺杂类型相反；在所述外延层上表面以及所述栅极结构上形成图案化的第一绝缘层，所述图案化的第一绝缘层至少包括覆盖所述栅极结构靠近所述源区的侧壁的侧墙，且至少裸露部分所述源区；采用所述侧墙作为掩膜，形成第一导电通道，所述第一导电通道由所述源区延伸至所述衬底的上表面，以将所述源区与所述衬底连接；以及在所述外延层内形成第二掺杂类型的漏区。2.根据权利要求1所述的方法，其中，形成图案化的第一绝缘层的方法包括：形成覆盖所述外延层上表面以及覆盖所述栅极结构上表面和侧壁的第一绝缘层；在所述第一绝缘层上形成图案化的掩膜层，所述图案化的掩膜层裸露所述源区上方和部分所述栅极结构上方的第一绝缘层；以及采用刻蚀工艺部分刻蚀被所述图案化的掩膜层裸露的所述第一绝缘层以形成覆盖所述栅极结构侧壁的所述侧墙。3.根据权利要求2所述的方法，其中，形成所述第一导电通道的方法包括：以所述侧墙，所述栅极结构，所述图案化的掩膜层为掩膜，采用刻蚀工艺自对准刻蚀所述外延层以形成第一沟槽；以及在所述第一沟槽中填充第一导电材料，以形成所述第一导电通道。4.根据权利要求3所述的方法，其中，刻蚀所述外延层的同时，部分所述侧墙，部分所述栅极结构，以及部分所述图案化的掩膜层也被刻蚀。5.根据权利要求4所述的方法，其中，所述栅极结构的最顶层包括第一阻挡层，所述外延层和所述第一阻挡层具有高的刻蚀选择比。6.根据权利要求5所述的方法，其中，所述栅极结构最顶层的部分所述第一阻挡层至少被刻蚀。7.根据权利要求1所述的方法，其中，所述栅极结构的最顶层包括氮化物。8.根据权利要求3所述的方法，其中，所述刻蚀工艺为各向异性刻蚀工艺。9.根据权利要求3所述的方法，其中，还包括：在填充所述第一沟槽前，在被所述第一沟槽暴露的衬底中形成第一掺杂类型的体接触区，所述体接触区通过所述第一导电通道与所述源区连接。10.根据权利要求4所述的方法，其中，还包括：去除被刻蚀后在第一绝缘层上保留的所述图案化的掩膜层。11.根据权利要求1所述的方法，其中，还包括：在所述第一导电通道，所述栅极结构以及所述图案化第一绝缘层上沉积第二导电材料，刻蚀靠近所述漏区的部分第二导电材料以形成屏蔽导体层，所述屏蔽导体层与所述第一导电通道电连接。
12.根据权利要求11所述的方法，其中，形成所述漏区的方法包括：在所述屏蔽导体层和所述图案化的第一绝缘层上沉积第二绝缘层；依次刻蚀部分所述第二绝缘层和所述图案化的第一绝缘层以形成第二沟槽；以及通过所述第二沟槽形成从外延层的上表面延伸至其内的所述漏区。13.根据权利要求12述的方法，其中，还包括：用第三导电材料填充所述第二沟槽以形成所述第二导电通道，在所述第二绝缘层的上表面形成漏极电极，使得所述第二导电通道连接所述漏区和所述漏极电极。14.根据权利要求5所述的方法，其中，形成所述栅极结构的步骤包括：在所述衬底的上表面形成栅极介质层，在所述栅极介质层上形成栅极导体，在所述栅极导体上形成硅化物层，在所述硅化物上形成第三绝缘层，以及在所述第三绝缘层形成第一阻挡层；依次刻蚀第一阻挡层、所述第三绝缘层、所述硅化物层、所述栅极导体，以在所述衬底的上表面的形成所述栅极结构。15.根据权利要求1所述的方法，其中，形成所述源区之前，还包括：以所述栅极结构作为掩膜，在所述外延层的第一区域内进行第一掺杂类型的掺杂，以形成从所述外延层的上表面延伸至其内的体区，其中，所述源区位于所述体区...

【专利技术属性】
技术研发人员：王加坤，吴兵，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：