高速低电压串行链路接收器及其方法技术

一种串行链路接收器及其方法，所述接收器包括被动式连续时间线性均衡器(CTLE)、共栅极放大器、第一主动式电感器、共源极CTLE、第二主动式电感器、及决策电路。该被动式CTLE接收第一节点的第一电压信号并依据第一控制信号输出第一电流信号至第二节点。该共栅极放大器接收该第一电流信号并依据第二控制信号在第三节点输出第二电压信号。该第一主动式电感器在该第三节点提供一电感负载。该共源极CTLE接收该第二电压信号并依据第三控制信号在第四节点输出第三电压信号。该第二主动式电感器在该第四节点提供电感负载。该决策电路用以接收该第三电压信号，以及依据时钟信号输出决策。以及依据时钟信号输出决策。以及依据时钟信号输出决策。

【技术实现步骤摘要】
高速低电压串行链路接收器及其方法


[0001]本公开涉及一种串行链路(serial link)接收器，特别是一种具有改善的阻抗匹配及等化的高速串行链路接收器。

技术介绍

[0002]一串行链路包括一传输器、一通道和一接收器。传输器将第一数据序列转换为包括一连续符元(symbols)的第一电压信号。串行链路的速度以该连续符元的单位区间为表征：单位区间越短，速度越快。第一电压信号被发射到通道的第一端，沿着通道传播，最终在通道的第二端被转换成第二电压信号。接收器接收、处理及检测第二电压信号并将其转换为第二数据序列。除时间延迟以外，接收器的目的在于确保第二数据序列与第一数据序列相同。实际上，第二电压信号会受到如通道色散(dispersion)的减损而无法被可靠地检测。或者，第二电压信号需要转换为第三电压信号，第三电压信号可通过等化的方式来补偿通道所造成的色散，而被可靠地检测。
[0003]然而，实际上，等化(equalization)本身也会造成如直流偏移(DC offsets)、参入噪声(additive noises)、非线性失真(nonlinear distortion)及次要色散(secondary dispersion)等减损。较高速的串行链路因具有较短的单位区间而具有较小的误差范围，因此较容易受到次要色散的影响。此外，通道第二端与接收器的输入端的阻抗匹配非常重要，以减缓因阻抗不匹配的反射所导致的加重色散。
[0004]串行链路接收器通常是由单芯片集成电路使用互补式金属氧化物半导体(CMOS，Complementary Metal-Oxide-Semiconductor)工艺所制造的。CMOS工艺技术的趋势是采用低供给电压(low supply voltage)以减少功率消耗。然而，低供给电压通常对于像是接收器的电路设计面临重大挑战，其原因在于低供给电压导致较小的净空(small headroom)，进而限制信噪比(signal to noise ratio)。电源供应器也常是造成参入噪声的主要原因，因此，接收器必须具备良好的抗噪声能力，以减缓来自电源供应器的噪声的影响。
[0005]鉴于上述，本公开提供一种高速低电压串行链路接收器，以满足阻抗匹配及等化，且同时有效减缓直流偏移、电源供应器噪声、非线性失真及次要色散所造成的影响。

技术实现思路

[0006]依据一实施例，一种接收器包括一被动式(passive)连续时间线性均衡器(continuous-time linear equalizer，以下称CTLE)、一共栅极(CG，common-gate)放大器、一第一主动式电感器、一共源极(CS，common-source)CTLE、一第二主动式电感器、及一决策电路。该被动式CTLE用以接收一第一节点的一第一电压信号并依据一第一控制信号输出一第一电流信号至一第二节点。该共栅极放大器用以接收该第一电流信号并依据一第二控制信号在一第三节点输出一第二电压信号。该第一主动式电感器用以在该第三节点提供一电感负载(inductive load)。该共源极CTLE用以接收该第二电压信号并依据一第三控制信号在一第四节点输出一第三电压信号。该第二主动式电感器用以在该第四节点提供一电感负
载。该决策电路用以接收该第三电压信号，以及依据一时钟信号输出一第一决策。其中该第一控制信号的一第一部分决定在该第一节点的一输入电阻及该被动式CTLE的一低频增益。该第一控制信号的一第二部分决定该被动式CTLE的一高频增益。该第三控制信号的一第一部分决定该共源极CTLE的一低频增益。该第三控制信号的一第二部分决定该共源极CTLE的一过渡频率(transition frequency)。
[0007]依据一实施例，一种方法包括：接收来自一第一节点的一第一电压信号；依据一第一控制信号，使用一被动式CTLE将该第一电压信号转换为一第一电流信号并传送给一第二节点，其中该第一控制信号的一第一部分决定该第一节点的一输入电阻以及该被动式CTLE的一低频增益，该第一控制信号的一第二部分决定该被动式CTLE的一高频增益；使用被一第二控制信号控制的一共栅极放大器将该第一电流信号转换为在一第三节点的一第二电压信号；使用一第一主动式电感器负载该第三节点；依据一第三控制信号，使用一共源极CTLE将该第二电压信号转换成在一第四节点的一第三电压信号，其中该第三控制信号的一第一部分决定该共源极CTLE的一低频增益，该第三控制信号的一第二部分决定该共源极CTLE的一过渡频率；使用一第二主动式电感器负载该第四节点；以及依据一时钟信号，输出基于该第三电压信号的一第一决策。
附图说明
[0008]参考以下附图可以更好地理解本公开的各个方面。附图中的元件不一定按比例绘制，而是着重于清楚地示出本公开的原理。此外，在附图中，相同的标号指代相对应的部分。
[0009]图1A示出依据一实施例的接收器功能方框示意图；
[0010]图1B示出依据图1A接收器的被动式连续时间线性均衡器(CTLE)、共栅极放大器以及该第一主动式电感器的一实施例的示意图；
[0011]图1C示出依据图1A接收器的该共源极CTLE以及该第二主动式电感器的一实施例的示意图；
[0012]图2A示出依据一实施例的决策反馈均衡器的功能方框示意图；
[0013]图2B示出依据图2A的该决策反馈均衡器的加法器的一实施例的示意图；以及
[0014]图3示出依据一实施例的方法流程图。
[0015]符号说明
[0016]1：布线树脂基板
[0017]100：接收器
[0018]110：被动式连续时间线性均衡器(CTLE)
[0019]120：共栅极放大器
[0020]130：共源极连续时间线性均衡器(CTLE)
[0021]131：源极退化网络
[0022]150：决策电路
[0023]160：主动式电感器
[0024]170：主动式电感器
[0025]200：决策电路反馈均衡器
[0026]210：加法器
[0027]211：第一n通道金属氧化物半导体(NMOS)晶体管
[0028]212：第二n通道金属氧化物半导体(NMOS)晶体管
[0029]213：第三n通道金属氧化物半导体(NMOS)晶体管
[0030]220：触发器
[0031]230：触发器
[0032]240：主动式电感器
[0033]300：步骤
[0034]310-370：步骤
具体实施方式
[0035]本公开涉及一种串行链路接收器。尽管说明书中描述几个优选实施例，不过可以理解的是，本公开可以以多种方式实现，并且不限于以下描述的特定实施例或实施特征的特定方式。在其他情况下，一些已知的细节并未被示出或详述，以避免淡化本公开的各个方面。
[0036]本领域中技术人员能够理解本公开中使用的微电子学术语和基本概念，诸如本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种串行链路接收器，包括：一被动式连续时间线性均衡器，用以接收一第一节点的一第一电压信号，并依据一第一控制信号输出一第一电流信号至一第二节点；一共栅极放大器，用以接收该第一电流信号，并依据一第二控制信号在一第三节点输出一第二电压信号；一第一主动式电感器，用以在该第三节点提供一电感负载；一共源极连续时间线性均衡器，用以接收该第二电压信号，并依据一第三控制信号在一第四节点输出一第三电压信号；一第二主动式电感器，用以在该第四节点提供一电感负载；以及一决策电路，用以接收该第三电压信号，并依据一时钟信号输出一第一决策；其中该第一控制信号的一第一部分决定在该第一节点的一输入电阻及该被动式连续时间线性均衡器的一低频增益，该第一控制信号的一第二部分决定该被动式连续时间线性均衡器的一高频增益，该第三控制信号的一第一部分决定该共源极连续时间线性均衡器的一低频增益，以及该第三控制信号的一第二部分决定该共源极连续时间线性均衡器的一过渡频率。2.如权利要求1所述的串行链路接收器，其中该被动式连续时间线性均衡器包括：一分流电阻器，用以分流该第一节点并接地；以及一串联电阻器，用以提供该第一节点及该第二节点间的一串联；其中该分流电阻器及该串联电阻器皆被该第一控制信号的该第一部分所控制；其中该被动式连续时间线性均衡器还包括一串联电容器，用以提供该第一节点及该第二节点间的另一串联，其中该串联电容器被该第一控制信号的该第二部分所控制。3.如权利要求1所述的串行链路接收器，其中该共栅极放大器包括：一对n通道金属氧化物半导体晶体管，用以接收该第一电流信号并在该第三节点输出该第二电压信号；一对交流耦合电容器，用以交错耦合该对n通道金属氧化物半导体晶体管；以及一对直流耦合电阻器，用以提供一对偏压给该对n通道金属氧化物半导体晶体管；其中，该对偏压共同实现该第二控制信号。4.如权利要求1所述的串行链路接收器，其中该第一主动式电感器包括：一对n通道金属氧化物半导体晶体管，用以在该第三节点提供一负载；一对交流耦合电容器，用以增强该对n通道金属氧化物半导体晶体管的一栅源极电容；以及一对直流耦合电阻器，用以耦合一偏压至该对n通道金属氧化物半导体晶体管。5.如权利要求1所述的串行链路接收器，其中该共源极连续时间线性均衡器包括：一对第一n通道金属氧化物半导体晶体管，实现一共源极放大器，且该对第一n通道金属氧化物半导体晶体管用以接收该第二电压信号并依据跨越一对源极节点的源极退化条件而在该第四节点输出该第三电压信号；一源极退化网络，配置跨越于该对源极节点；以及一对第二n通道金属氧化物半导体晶体管，实现一电...

【专利技术属性】
技术研发人员：斯利拉姆，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：