芯片及其制备方法、电子设备技术

本申请提供一种芯片及其制备方法、电子设备，涉及芯片技术领域，用于解决裸芯片上出现裂纹，导致裸芯片失效的问题。芯片，包括功能区和位于功能区外围的非功能区，芯片包括：半导体基底；多层介电层，设置于半导体基底上，且介电层的一部分位于非功能区；至少一个第一加强件，位于非功能区；第一加强件嵌入至少两层介电层，且第一加强件与其嵌入的介电层相连接。且第一加强件与其嵌入的介电层相连接。且第一加强件与其嵌入的介电层相连接。

【技术实现步骤摘要】
芯片及其制备方法、电子设备


[0001]本申请涉及芯片
，尤其涉及一种芯片及其制备方法、电子设备。

技术介绍

[0002]电子系统通常是指由电子元器件或部件组成，能够产生、传输、采集或处理电信号及信息的客观实体。随着信息化和智能化的深入发展，电子系统越来越广泛地应用到手机、电脑以及汽车电子、工业控制等电子设备上。
[0003]电子系统中的核心部件则为裸芯片，裸芯片结构的稳定性决定了电子系统的稳定性。然而，在现有技术中，制备裸芯片，或对裸芯片进行封装时，因受热或受压后容易出现裸芯片中膜层与膜层之间开裂，或者膜层断裂，导致裸芯片失效的问题。

技术实现思路

[0004]本申请实施例提供一种芯片及其制备方法、电子设备，用于解决裸芯片上出现裂纹，导致裸芯片失效的问题。
[0005]为达到上述目的，本实施例采用如下技术方案：
[0006]第一方面，提供一种芯片，包括功能区和位于功能区外围的非功能区，芯片包括：半导体基底；多层介电层，设置于半导体基底上，且介电层的一部分位于非功能区；至少一个第一加强件，位于非功能区；第一加强件嵌入至少两层介电层，且第一加强件与其嵌入的介电层相连接。通过在芯片的非功能区设置有第一加强件。这样一来，当在相邻介电层的接触面之间出现裂纹后，裂纹由非功能区向功能区延伸时，如果遇到第一加强件，第一加强件会对裂纹的延伸起到阻挡作用。裂纹若持续延伸，需绕过第一加强件，这样会改变裂纹的扩散轨迹，增加了裂纹向功能区延伸的难度。因此，通过在非功能区设置第一加强件，可减缓裂纹向功能区延伸的速度，从而延长芯片的寿命。此外，在芯片的非功能区设置第一加强件后，相比不设置第一加强件，第一加强件附近的热应力明显下降，可下降约30％。热应力减小后，可降低相邻介电层的接触面之间出现裂纹的概率，也可降低介电层断裂的概率，从而进一步提高芯片的使用寿命。再者，在芯片的非功能区设置第一加强件后，相比不设置第一加强件，第一加强件附近的拉应力明显下降，可下降约26％。拉应力减小后，可降低相邻介电层的接触面之间裂纹扩展的速度，从而进一步提高芯片的使用寿命。
[0007]可选的，多层介电层包括多层第一介电层；芯片还包括：多层金属图案层，设置于半导体基底上，且相邻两层金属图案层之间具有一层第一介电层；第一加强件至少嵌入两层第一介电层。对于任意一种芯片结构，均可适用于本申请提供的结构。
[0008]可选的，多层介电层还包括第二介电层和多层第一介电层，第二介电层设置在多层第一介电层远离半导体基底一侧；芯片还包括：多层金属图案层，设置于半导体基底上，且相邻两层金属图案层之间具有一层第一介电层；多个感光器件，位于功能区；多个感光器件设置在第二介电层与多层第一介电层中最远离半导体基底的第一介电层之间；第一加强件嵌入第二介电层和至少一层第一介电层。在芯片的非功能区设置第一加强件的方式，可
应用于感光芯片中，提升感光芯片的可靠性。
[0009]可选的，第一加强件还嵌入半导体基底，且与半导体基底相连接。可阻挡介电层与半导体基底的交界面处的裂纹的扩散。
[0010]可选的，功能区的周边均设置有第一加强件。这样一来，芯片的每一侧都设置有第一加强件，可以阻止任意侧的裂纹扩展。
[0011]可选的，第一加强件为围绕功能区一周设置的闭合框架结构。通过在功能区外围的任意位置处均形成有第一加强件，可提高第一加强件对裂纹的阻挡效果。
[0012]可选的，第一加强件为柱状；芯片包括多个第一加强件，多个第一加强件分为至少两组，同一组中的每个第一加强件到功能区的距离相等，相邻两组中的第一加强件交错设置。这样一来，在第一加强件起到裂纹阻挡作用的同时，可保证介电层的连续性，不中断介电层，保证介电层的绝缘效果。
[0013]可选的，金属图案层包括导电部，多层金属图案层中的导电部构成芯片的电路结构；构成第一加强件的材料为导电材料，且第一加强件与电路结构绝缘；芯片还包括设置在第一加强件与半导体基底之间的离子扩散阻挡层和种子层，种子层位于离子扩散阻挡层靠近第一加强件一侧。这样一来，通过万用表检测两个第一加强件之间的漏电流，若检测得到的是漏电流在允许的范围内，则两个第一加强件之间没有连通两个第一加强件的裂纹。若有检测得到漏电流超出允许的范围，则说明两个第一加强件之间有连通两个第一加强件的裂纹。可在芯片制备完毕后对芯片是否为良品进行检测。
[0014]可选的，金属图案层包括至少一条测试导线，测试导线的两端分别与位于功能区同一侧的两个第一加强件电连接。这样一来，能够检测相邻第一介电层的交界面上是否有裂纹存在。
[0015]可选的，芯片包括多根测试导线，每一层金属图案层包括至少一条测试导线。这样一来，能够检测任意相邻第一介电层的交界面上是否有裂纹存在。
[0016]第二方面，提供一种芯片的制备方法，包括：在半导体基底上的每一个组建区域内制作多层介电层和至少一个第一加强件，形成芯片晶圆；组建区域包括功能区和位于功能区外围的非功能区；介电层的一部分和第一加强件位于非功能区；第一加强件嵌入至少两层介电层，且与其嵌入的介电层相连接；半导体基底包括由横纵交叉的切割道界定的多个组建区域；沿切割道对芯片晶圆进行分离，获得多个芯片。
[0017]可选的，在沿切割道切割之前，芯片的制备方法还包括：在组建区域内制作多个感光器件，多个感光器件位于功能区，多个感光器件设置在多层介电层中最远离半导体基底的一层介电层的，靠近半导体基底一侧。
[0018]第三方面，提供一种芯片，包括功能区和位于功能区外围的非功能区，芯片包括：半导体基底；多层介电层，设置于半导体基底上，且介电层的一部分位于非功能区；至少一个第二加强件，位于非功能区；第二加强件嵌入半导体基底和至少一层介电层，且第二加强件与其嵌入的介电层和半导体基底相连接。可阻挡介电层与半导体基底的交界面处的裂纹的扩散。
[0019]可选的，多层介电层包括多层第一介电层；芯片还包括：多层金属图案层，设置于半导体基底上，且相邻两层金属图案层之间具有一层第一介电层。
[0020]可选的，多层介电层还包括第二介电层，第二介电层设置在多层第一介电层远离
半导体基底一侧；多个感光器件，位于功能区；多个感光器件设置在第二介电层与多层第一介电层中最远离半导体基底的第一介电层之间；第一加强件嵌入第二介电层和多层第一介电层。
[0021]可选的，功能区的周边均设置有第二加强件。
[0022]可选的，第二加强件为围绕功能区一周设置的闭合框架结构。
[0023]可选的，第二加强件为柱状；芯片包括多个第二加强件，多个第二加强件分为至少两组，同一组中的每个第二加强件到功能区的距离相等，相邻两组中的第二加强件交错设置。
[0024]可选的，金属图案层包括导电部，多层金属图案层中的导电部构成芯片的电路结构；构成第二加强件的材料为导电材料，且第二加强件与电路结构绝缘；芯片还包括设置在第二加强件与半导体基底之间的离子扩散阻挡层和种子层，种子层位于离子扩散本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片，包括功能区和位于所述功能区外围的非功能区，其特征在于，所述芯片包括：半导体基底；多层介电层，设置于所述半导体基底上，且所述介电层的一部分位于所述非功能区；至少一个第一加强件，位于所述非功能区；所述第一加强件嵌入至少两层所述介电层，且所述第一加强件与其嵌入的所述介电层相连接。2.根据权利要求1所述的芯片，其特征在于，所述多层介电层包括多层第一介电层；所述芯片还包括：多层金属图案层，设置于所述半导体基底上，且相邻两层所述金属图案层之间具有一层所述第一介电层；所述第一加强件至少嵌入两层所述第一介电层。3.根据权利要求1所述的芯片，其特征在于，所述多层介电层还包括第二介电层和多层第一介电层，所述第二介电层设置在所述多层第一介电层远离所述半导体基底一侧；所述芯片还包括：多层金属图案层，设置于所述半导体基底上，且相邻两层所述金属图案层之间具有一层所述第一介电层；多个感光器件，位于所述功能区；所述多个感光器件设置在所述第二介电层与所述多层第一介电层中最远离所述半导体基底的所述第一介电层之间；所述第一加强件嵌入所述第二介电层和至少一层所述第一介电层。4.根据权利要求2或3所述的芯片，其特征在于，所述第一加强件还嵌入所述半导体基底，且与所述半导体基底相连接。5.根据权利要求1所述的芯片，其特征在于，所述功能区的周边均设置有所述第一加强件。6.根据权利要求1所述的芯片，其特征在于，所述第一加强件为围绕所述功能区一周设置的闭合框架结构。7.根据权利要求1所述的芯片，其特征在于，所述第一加强件为柱状；所述芯片包括多个第一加强件，所述多个第一加强件分为至少两组，同一组中的每个所述第一加强件到所述功能区的距离相等，相邻两组中的所述第一加强件交错设置。8.根据权利要求4所述的芯片，其特征在于，所述金属图案层包括导电部，所述多层金属图案层中的所述导电部构成所述芯片的电路结构；构成所述第一加强件的材料为导电材料，且所述第一加强件与所述电路结构绝缘；所述芯片还包括设置在所述第一加强件与所述半...

【专利技术属性】
技术研发人员：杨帆，马会财，史洪宾，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：