积层构造体及积层构造体的制造方法以及半导体装置制造方法及图纸

本发明专利技术的课题在于提供一种原子排列的稳定性优异的积层构造体及积层构造体的制造方法、以及使用所述积层构造体的半导体装置。本发明专利技术的积层构造体的特征在于：具有以锗与碲作为主成分而形成的合金层A、及以锑及铋的任一种与碲作为主成分而形成的合金层B，且在所述合金层A及所述合金层B的至少任一层中含有硫及硒的至少任一硫族元素原子。及硒的至少任一硫族元素原子。及硒的至少任一硫族元素原子。

【技术实现步骤摘要】
【国外来华专利技术】积层构造体及积层构造体的制造方法以及半导体装置


[0001]本专利技术涉及一种积层有2层合金层的积层构造体及积层构造体的制造方法、以及具有所述积层构造体的半导体装置。

技术介绍

[0002]现有类型的相变存储器中，使用包含锗(Ge)-锑(Sb)-碲(Te)的三元合金(以下，称为“GST合金”)，通过改变电流脉冲的强弱及施加时间，而达成从高电阻状态的非晶相转变到低电阻状态的结晶相的被称为设置(SET)的记录过程、及相反地从所述结晶相恢复到所述非晶相的被称为重设(RESET)的抹除过程。
[0003]但是，所述抹除过程中，为了形成所述非晶相，必须暂时向所述GST合金注入产生熔点以上的温度的大电流，就省电的观点而言存在问题(参照非专利文献1、2)。
[0004]为了解决该问题，提出有一种积层构造型相变存储器，使用以结晶状态交替地积层有厚度为约1nm的GeTe合金层与厚度为1nm～4nm的SbTe合金层的积层构造体(参照专利文献1、非专利文献3)。
[0005]根据该提案，通过向所述积层构造体施加电流脉冲而产生具有低电阻状态的第一结晶相(SET相)及具有高电阻状态的第二结晶相(RESET相)，不经过构成合金的熔点而以小于熔点的温度实现结晶-结晶间相转移，由此达成与现有相比1/10以下的省电化。
[0006]然而，对于所述积层构造型相变存储器，提出了几个应解决的问题。以下，与所述积层构造型相变存储器的具体的构成一并进行说明。
[0007]所述积层构造型相变存储器的记录原理是通过将位于GeTe合金层的Ge原子的原子价与相邻的Te原子的位置交换，而使高电阻状态结晶相与低电阻状态结晶相往来，获得ON-OFF状态。
[0008]所述GeTe合金层形成有Ge原子与Te原子上下交替地配置的凸凹状的原子层，所述原子层一层的厚度为约0.4nm。
[0009]所述原子层两片重叠的状态的所述GeTe合金层中，通过层的厚度方向上的排列的方式不同，可获得4种排列。具体而言，以从层的底面侧朝向厚度方向的顺序，存在Ge-Te-Ge-Te排列(参照图1)、作为其逆排列的Te-Ge-Te-Ge排列(参照图1中的双箭头)、Ge-Te-Te-Ge排列(参照图2)、及Te-Ge-Ge-Te排列(参照图3)的4种排列。特别是Ge-Te-Ge-Te排列(参照图1)能够进一步生长，能够像Ge-Te-Ge-Te-Ge-Te
…
那样增加重复数，该结晶构造是立方晶(参照非专利文献4)。
[0010]此外，图1是表示低电阻状态的积层构造体的例的示意图(1)，图2是表示低电阻状态的积层构造体的例的示意图(2)，图3是表示高电阻状态的积层构造体的例的示意图。各图中，
“◆”
表示Te原子、
“▼”
表示Ge原子、
“▲”
表示Sb原子，后续的图中也同样如此。
[0011]另外，已知在所述积层构造体的所述SbTe合金层中，以Sb2Te3的组成比构成的Sb2Te3合金层具有特别稳定的构造，具有使5原子层重叠构成的一层的层构造(参照图1～图3)。
[0012]所述Sb2Te3合金层如图1～图3所示，以从层的底面侧朝向厚度方向的顺序，具有Te-Sb-Te-Sb-Te排列。另外，所述Sb2Te3合金层中，层内的Te原子与Sb原子通过共价键而牢固地键结，具有六方晶的结晶构造(参照非专利文献4)。
[0013]此外，以下，将作为所述Sb2Te3合金层的构成单元的所述5原子层称为QL(quintuplelayer，五层)。
[0014]所述GeTe合金层与所述Sb2Te3合金层例如使晶轴一致而构成这些层交替地重复积层的所述积层构造体。具体而言，兼具所述GeTe合金层的＜111＞结晶面、及所述Sb2Te3合金层的＜0001＞结晶面，而构成所述积层构造体(参照图1)。
[0015]另外，所述GeTe合金层与所述Sb2Te3合金层中，Te原子彼此因凡得瓦键而微弱地键结(参照专利文献1、非专利文献4)，也报告了利用剖面穿透式电子显微镜照片对实际制作的所述积层构造体进行解析的结果(参照非专利文献5)。
[0016]此外，图1～3中的横线表示所述凡得瓦键发挥作用的界面，后续的图中也同样如此。
[0017]所述积层构造体是使用真空成膜装置而制作。
[0018]制作中成膜有顺序，必须对基板首先使所述Sb2Te3合金层薄薄地成膜。另外，作为该Sb2Te3合金层，优选以3QL～5QL形成，如果如此形成，那么能够获得完美的积层膜(参照专利文献1)。
[0019]如果形成所述Sb2Te3合金层，那么终端成为Te原子面，因此当接着积层所述GeTe合金层时，从所述Te原子面侧朝向层的厚度方向，形成Ge-Te-Ge-Te排列、Te-Ge-Te-Ge排列、Ge-Te-Te-Ge排列及Te-Ge-Ge-Te排列的原子层。已知如果计算热力学的相的稳定性，那么相转移温度存在于约230℃附近，在230℃以下的温度下Te-Ge-Ge-Te相稳定，在230℃以上的温度下Ge-Te-Ge-Te相稳定。另外，已知从160℃附近到室温的范围内除Te-Ge-Ge-Te相以外生成Ge-Te-Te-Ge相(参照非专利文献5)。
[0020]所述积层构造体是由这些基本构成的重复构造而制作。
[0021]关于所述积层构造体，报告了在Ge-Te-Ge-Te相(参照图1)、Te-Ge-Te-Ge相及Ge-Te-Te-Ge相(参照图2)存在较多的情况下，电阻低为1kΩ～10kΩ，另一方面，在Te-Ge-Ge-Te相(参照图3)存在较多的情况下，电阻高为1MΩ～10MΩ(参照非专利文献6)。
[0022]所述积层构造型相变存储器中，在这些相之间产生相变，从而实现存储动作。
[0023]目前，对于所述积层构造型相变存储器，世界各国正积极地开展研究开发，但伴随素材解析领域的进步报告了以下问题。
[0024]首先，报告了作为使用能够以原子级别进行解析的高分辨的扫描型穿透式电子显微镜的解析结果，在所述QL与所述GeTe合金层之间产生相互扩散，观察到在本来Ge原子必须存在的位置置换有多个Sb原子的构造排列(参照非专利文献7)。因为所置换的Sb原子未参与存储动作所需的所述相变，所以如果因置换为Sb原子而使得所述GeTe合金层中Ge原子的数减少，那么所述相变所致的电阻的变化逐渐地变小，变得无法执行存储动作。
[0025]其次，报告了如果利用高分辨率的扫描型穿透式电子显微镜观察重复积层有Ge2Te2层与Sb2Te3层的积层构造体，那么一部分的Ge原子移动到与本来应存在的部位不同的部位，无法获得Ge原子的正确的位置信息(参照非专利文献8)。该现象起因于当利用所述扫描型穿透式电子显微镜观察时，吸收照射到所述积层构造体的电子束的能量而Ge原子及
Sb原子在原子间移动，意味着存储动作所需的所述积层构造体的原子排列容易因外部能量的吸收而崩解。
[0026][现本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种积层构造体，其特征在于具有：以锗与碲作为主成分而形成的合金层A、及以锑及铋的任一种与碲作为主成分而形成的合金层B，且在所述合金层A及所述合金层B的至少任一层中含有硫及硒的至少任一硫族元素原子。2.根据权利要求1所述的积层构造体，其中在合金层A中含有硫族元素原子。3.根据权利要求1至2中任一项所述的积层构造体，其中合金层A中的硫族元素的含量为0.05at％～10.0at％。4.根据权利要求1至3中任一项所述的积层构造体，其具有合金层A与合金层B交替地重复积层的构造。5.根据权利要求1至4中任一...

【专利技术属性】
技术研发人员：富永淳二，宫田典幸，鎌田善己，国岛巌，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：