一种复合基底、复合薄膜及其制备方法技术

本申请提供一种复合基底、复合薄膜及其制备方法和应用，本申请通过在陷阱层

【技术实现步骤摘要】
一种复合基底、复合薄膜及其制备方法


[0001]本申请属于半导体器件领域，特别涉及一种复合基底、复合薄膜及其制备方法。

技术介绍

[0002]薄膜材料能够满足电子元器件向小型化、低功耗、高性能方向发展的要求，因此，在当今半导体产业中成为越来越重要的材料。近年来，一种被称为绝缘体上的薄膜结构材料越来越引起工业界的重视，该材料主要依次包括有源层、绝缘层和衬底层，其中，有源层与绝缘层为主要的功能层，实现光、电、声等信号的传播。这种绝缘体上的薄膜结构材料在CPU芯片、存储器、放大器、滤波器、调制器等器件中都展现出良好的应用性能。
[0003]当绝缘材料与半导体材料直接接触时，在界面处的绝缘层中会存在很多的缺陷能级，所述缺陷能级能够吸引载流子，半导体衬底层中的载流子被绝缘层中的缺陷能级吸引至二者界面附近，从而在半导体衬底层产生表面寄生电导效应(Parasitic Surface Conductance，PSC)。具体至上述薄膜结构材料中，在半导体衬底中靠近绝缘层-衬底层界面的部分会产生较为严重的PSC，所述PSC会导致基于该绝缘体衬底制得的薄膜结构材料所制备元器件的最终性能带来恶劣的影响，例如，对于电-声器件来讲，电损耗较大，进一步地导致无器件耗能大、热量输出大，进一步地，所产生的热量会使元器件温度升高，进而导致元器件性能降低同时也会降低器件的使用寿命；对于金属-氧化物-半导体(Metal Oxide Semiconductor，MOS)器件来讲，电学性能稳定性差；而对于射频器件，例如，放大器、滤波器或者调制器等器件的射频损耗大。
[0004]图1示出一种现有技术薄膜结构材料的层结构示意图，如图1所示，现有技术常在绝缘层4与衬底层1之间引入富含载流子陷阱的陷阱层2，所述陷阱层2具有晶格缺陷，用于捕获寄生载流子，从而抑制PSC，所述陷阱层可以由半导体材料制备，例如，多晶硅、多晶锗、非晶硅等。但是，陷阱层的引入又引发了新的问题，具体地，一方面实际制造中受膜层制备工艺的影响，陷阱密度未必充足；另一方面在一些器件应用中对衬底也有其他性质的要求，如在声表面波滤波器中的声速，光学器件中的折射率等，陷阱膜层的引入对衬底材料的这些性质可能带来一些不良的影响。

技术实现思路

[0005]为解决上述问题中的至少一个，本申请提供一种复合基底、利用所述复合基底制备而得的复合薄膜以及利用所述复合薄膜所制备的电子元器件，所述复合基底层在绝缘层与陷阱层之间设置陷阱增强层，所述陷阱增强层的缺陷密度大于陷阱层缺陷密度，从而捕获更多的载流子，本申请人还惊喜地发现，选择采用特定离子制备的陷阱增强层，与陷阱层-绝缘层界面相比，所述陷阱增强层-绝缘层界面具有更大的声速差，而更大的声速差能够抑制电波以及声波等信号向陷阱增强层以及衬底层中泄露。进一步地，本申请还提一种制备上述产品的方法，所述方法采用离子注入法向陷阱层注入特定离子，提高其陷阱密度并对其他性能进行调整。
[0006]本申请的目的在于以下几个方面：
[0007]第一方面，一种复合基底，所述复合基底依次包括：衬底层1、陷阱层2和陷阱增强层3，其中，所述陷阱增强层3的缺陷密度大于所述陷阱层2的缺陷密度。
[0008]在一种可实现的方式中，所述陷阱增强层3的声速大于所述陷阱层2的声速。
[0009]在一种可实现的方式中，所述陷阱增强层3为掺杂半导体，所述掺杂半导体由基体掺杂掺杂原子而得，其中，所述基体包括多晶硅、多晶锗以及非晶硅中的至少一种。
[0010]在本实现方式中，基于所述陷阱增强层的总摩尔量，所述陷阱增强层3中所述掺杂原子的摩尔百分含量可以为0.1％～30％。
[0011]可选地，所述掺杂原子为掺杂于所述基体后能够增大所述基体声速的原子，进一步地，所述掺杂原子包括碳原子和氮原子中的至少一种。
[0012]在一种可实现的方式中，由所述陷阱增强层3的表层至其内部，所述陷阱增强层3中掺杂原子浓度逐渐减小。
[0013]在一种可实现的方式中，所述陷阱增强层3与所述陷阱层2的总厚度为0.3μm～10μm，优选为1μm～2μm，其中，所述陷阱增强层3的厚度为0.1μm以上，优选为0.5μm以上。
[0014]在一种可实现的方式中，所述陷阱层2包括多晶硅、多晶锗以及非晶硅中的至少一种可选地，所述陷阱层2与陷阱增强层3之基体的材料相同。
[0015]在一种可实现的方式中，所述衬底层1包括单晶硅、单晶锗、砷化镓、磷化铟和碳化硅中的至少一种。
[0016]第二方面，一种复合基底，所述复合基底包括：第一方面所述复合基底以及复合于所述复合基底之陷阱增强层3上的绝缘层4。
[0017]在一种可实现的方式中，所述绝缘层4包括：氧化硅、氮氧化硅、五氧化二钽和氮化硅中的至少一种。
[0018]进一步地，所述绝缘层4的厚度为0.01μm～5μm，优选为0.1μm～2μm。
[0019]在一种可实现的方式中，所述绝缘层4的表面粗糙度为0.05nm～100nm，优选为0.05nm～10nm。
[0020]第三方面，一种复合薄膜，所述复合薄膜包括：第二方面所述复合基底以及复合于所述复合基底之绝缘层4上的有源层5。
[0021]在一种可实现的方式中，所述有源层5包括：Si、Ge、GaAs，SiC、氮化硅、铌酸锂晶体材料、钽酸锂晶体材料、磷酸钛氧钾晶体和/或磷酸钛氧铷晶体中的至少一种。
[0022]进一步地，所述有源层5的厚度为0.1μm～50μm，优选为0.3μm～20μm。
[0023]在一种可实现的方式中，所述有源层5的表面粗糙度为0.01nm～10nm，优选为0.05nm～1nm。
[0024]第四方面，一种复合薄膜，所述复合薄膜包括：第一方面所述复合基底以及复合于所述复合基底之陷阱增强层3上的有源层5。
[0025]在一种可实现的方式中，所述有源层5包括：Si、Ge、GaAs，SiC、氮化硅、铌酸锂晶体材料、钽酸锂晶体材料、磷酸钛氧钾晶体和/或磷酸钛氧铷晶体中的至少一种。
[0026]进一步地，所述有源层5的厚度为0.1μm～50μm，优选为0.3μm～20μm。
[0027]在一种可实现的方式中，所述有源层5的表面粗糙度为0.01nm～10nm，优选为0.05nm～1nm。
[0028]第五方面，一种电子元器件，所述电子元器件基于第一方面所述复合基底、第二方面所述复合基底、第三方面所述复合薄膜和/或第四方面所述复合薄膜制备而得。
[0029]第六方面，一种电子设备，所述电子设备包括第五方面所述电子元器件。
[0030]第七方面，一种制备第一方面所述复合基底的方法，所述方法包括：
[0031]在衬底晶片上制备准陷阱层；
[0032]在所述准陷阱层上制备陷阱增强层。
[0033]在一种可实现的方式中，在衬底晶片上制备准陷阱层包括沉积、刻蚀或者离子注入。
[0034]在一种可实现的方式中，在所述准陷阱层上制备陷阱增强层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种复合基底，其特征在于，所述复合基底依次包括：衬底层(1)、陷阱层(2)和陷阱增强层(3)，其中，所述陷阱增强层(3)的缺陷密度大于所述陷阱层(2)的缺陷密度。2.根据权利要求1所述的复合基底，其特征在于，所述陷阱增强层为掺杂半导体，所述掺杂半导体由基体掺杂掺杂原子而得，优选地，基于所述陷阱增强层的总摩尔量，所述陷阱增强层(3)中所述掺杂原子的摩尔百分含量可以为0.1％～30％。3.根据权利要求1所述的复合基底，其特征在于，所述陷阱增强层(3)的声速大于所述陷阱层(2)的声速。4.根据权利要求1所述的复合基底，其特征在于，所述掺杂原子为掺杂于所述基体后能够增大所述基体声速的原子，优选地，所述掺杂原子包括碳原子和氮原子中的至少一种。5.根据权利要求1所述的复合基底，其特征在于，所述陷阱层(2)包括多晶硅、多晶锗以及非晶硅中的至少一种，优选地，所述陷阱层(2)与陷阱增强层(3)之基体的材料相同。6.一种复合基底，其特征在于，所述复合基底包括：权利要求1所述复合基底以及复合于所述复合基底之陷阱增强层(3)上的绝缘层(4)。7.一种复合薄膜，其特征在于，所述复合薄膜包括：权利要求2所述复合基底以及复合于所述复合基底之绝缘层...

【专利技术属性】
技术研发人员：李真宇，杨超，李洋洋，韩智勇，张涛，张秀全，
申请(专利权)人：济南晶正电子科技有限公司，
类型：发明
国别省市：