一种标准单元库验证方法、装置、电子设备及存储介质制造方法及图纸

本申请涉及一种标准单元库验证方法、装置、电子设备及存储介质，属于计算机技术领域。该标准单元库验证方法包括：根据待验证标准单元库中的标准单元搭建测试电路，测试电路包含待验证标准单元库中所有类型的标准单元，且以时序单元为输入，以组合的逻辑单元为输出；根据测试电路生成门级电路网表和仿真电路网表；对门级电路网表进行静态分析以及对仿真电路网表进行电路仿真；根据静态分析结果以及电路仿真结果对待验证标准单元库的质量进行验证。通过利用数量较小但包含标准单元库中所有类型的标准单元的测试电路来验证标准单元库中所有核心单元的时序信息与功耗信息，从而可以快速、准确、全面的对标准单元库进行验证。

【技术实现步骤摘要】
一种标准单元库验证方法、装置、电子设备及存储介质
本申请属于计算机
，具体涉及一种标准单元库验证方法、装置、电子设备及存储介质。
技术介绍
标准单元库作为数字电路设计的核心元素，其质量保证是电路设计成功的必要条件之一。随着数字电路设计晶体管尺寸的缩小，标准单元库中的特征信息的准确性对于数字电路设计的影响愈来愈大。其中的时序信息的精准度直接影响最终设计的静态时序分析与签核。而其中的功耗(power)数值则影响着设计的功耗分析与签核。因此标准单元库的时序信息准确性的验证显得尤为重要。传统的标准单元库的数值验证，以单个标准单元(cell)为分析对象，对其延时中对应的坐标点重新进行仿真验证，这种验证方法相当于重新提取特征参数库中的延迟信息。而且由于标准单元库中的cell个数(几千到上万)众多，这将导致需要大量的资源用于仿真，使得仿真的工作量巨大且效率低下。
技术实现思路
鉴于此，本申请的目的在于提供一种标准单元库验证方法、装置、电子设备及存储介质，以改善现有标准单元库的质量验证存在的效率低下的问题。本申请的实施例是这样实现的：第一方面，本申请实施例提供了一种标准单元库验证方法，包括：根据待验证标准单元库中的标准单元搭建测试电路，所述测试电路包含所述待验证标准单元库中所有类型的标准单元，且以时序单元为输入，以组合的逻辑单元为输出；根据所述测试电路生成门级电路网表和仿真电路网表；对所述门级电路网表进行静态分析以及对所述仿真电路网表进行电路仿真，其中，对所述门级电路网表进行静态分析时施加的测试激励与对所述仿真电路网表进行电路仿真时施加的测试激励一致；根据静态分析结果以及电路仿真结果对所述待验证标准单元库的质量进行验证。本申请实施例中，通过搭建包含标准单元库中所有类型的标准单元的测试电路，利用数量较小的标准单元便可验证标准单元库中所有核心单元的信息，而无需对所有的标准单元均进行分析，从而可以快速、准确、全面的对标准单元库进行验证。结合第一方面实施例的一种可能的实施方式，根据待验证标准单元库中的标准单元搭建测试电路，包括：对所述待验证标准单元库中的所有标准单元进行分组，将功能一致的标准单元分为一组；从每一组标准单元中各自选取至少一个标准单元，并以此搭建所述测试电路。本申请实施例中，在搭建测试电路时，通过将所有标准单元按照功进行分组，将功能一致的标准单元分为一组，然后再从每一组中各自选取至少一个标准单元来搭建测试电路，可以极大地提高测试电路的搭建速度。结合第一方面实施例的一种可能的实施方式，所述测试电路仅包括一条完整的从输入到输出的时序路径。本申请实施例中，搭建的测试电路仅包括一条完整的从输入到输出的时序路径，以提高验证结果的精确性，减少多条时序路径间造成的相互干扰。结合第一方面实施例的一种可能的实施方式，所述方法还包括：在搭建所述测试电路时，若所述测试电路中存在多输入的标准单元，则对所述多输入的标准单元的除连接所述时序路径的其他输入端进行赋值。本申请实施例中，在搭建所述测试电路时，若测试电路中存在多输入的标准单元，则需要对多输入的标准单元的除连接述时序路径的其他输入端进行正确赋值，以保证电路功能的正确性，从而提高验证结果的可靠度。结合第一方面实施例的一种可能的实施方式，通过以下步骤产生所述测试激励：根据预设的时钟信号的最小脉宽、以及预设的测试激励相对于所述时钟信号的建立时间和保持时间，产生满足测试要求的所述测试激励。本申请实施例中，通过时钟信号的最小脉宽、以及预设的测试激励相对于时钟信号的建立时间和保持时间来产生满足测试要求的测试激励，以增强验证结果的可靠性。结合第一方面实施例的一种可能的实施方式，根据静态分析结果以及电路仿真结果对所述待验证标准单元库的质量进行验证，包括：将所述静态分析结果中的时序延迟与所述电路仿真结果中的时序延迟进行比较，以及将所述静态分析结果中的功耗与所述电路仿真结果中的功耗进行比较；其中，所述静态分析结果中的时序延迟与所述电路仿真结果中的时序延迟一致，且所述静态分析结果中的功耗与所述电路仿真结果中的功耗一致，则表征所述待验证标准单元库通过质量验证。本申请实施例中，通过将静态分析结果中的时序延迟与电路仿真结果中的时序延迟进行比较，以及将静态分析结果中的功耗与电路仿真结果中的功耗进行比较，使得可以同时验证标准单元库中所有核心单元的时序信息和功耗信息，提高验证速度。结合第一方面实施例的一种可能的实施方式，将所述静态分析结果中的时序延迟与所述电路仿真结果中的时序延迟进行比较，包括：将所述静态分析结果中的所述时序单元的时序延迟与所述电路仿真结果中的所述时序单元的时序延迟进行比较，以及将所述静态分析结果中的所述测试电路的输出时序延迟与所述电路仿真结果中的所述测试电路的输出时序延迟进行比较。本申请实施例中，通过将静态分析结果中的时序单元的时序延迟与电路仿真结果中的时序单元的时序延迟进行比较，以此来验证标准单元库中的建立时间、保持时间以及最小脉宽是否合理，同时还将静态分析结果中的测试电路的输出时序延迟与电路仿真结果中的测试电路的输出时序延迟进行比，以此来验证该标准单元库的时序信息是否合理。结合第一方面实施例的一种可能的实施方式，在将所述静态分析结果中的所述测试电路的输出时序延迟与所述电路仿真结果中的所述测试电路的输出时序延迟进行比较之前，所述方法还包括：确定所述静态分析结果中的所述时序单元的时序延迟与所述电路仿真结果中的所述时序单元的时序延迟一致。本申请实施例中，在将静态分析结果中的测试电路的输出时序延迟与电路仿真结果中的测试电路的输出时序延迟进行比较之前，需要先确定静态分析结果中的时序单元的时序延迟与电路仿真结果中的时序单元的时序延迟一致，若静态分析结果中的时序单元的时序延迟与电路仿真结果中的时序单元的时序延迟不一致，则无需后续的比较，以此来提高验证效率。第二方面，本申请实施例还提供了一种标准单元库验证装置，包括：搭建模块、生成模块、分析仿真模块以及验证模块；搭建模块，用于根据待验证标准单元库中的标准单元搭建测试电路，所述测试电路包含所述待验证标准单元库中所有类型的标准单元，且以时序单元为输入，以组合的逻辑单元为输出；生成模块，用于根据所述测试电路生成门级电路网表和仿真电路网表；分析仿真模块，用于对所述门级电路网表进行静态分析以及对所述仿真电路网表进行电路仿真，其中，对所述门级电路网表进行静态分析时施加的测试激励与对所述仿真电路网表进行电路仿真时施加的测试激励一致；验证模块，用于根据静态分析结果以及电路仿真结果对所述待验证标准单元库的质量进行验证。第三方面，本申请实施例还提供了一种电子设备，包括：存储器和处理器，所述处理器与所述存储器连接；所述存储器，用于存储程序；所述处理器，用于调用存储于所述存储器中的程序，以执行上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的方法。第四方面，本申请实施例还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器运行时，执行上述第一方面实施例和/或结合第一方面实施例的任一本文档来自技高网...

【技术保护点】
1.一种标准单元库验证方法，其特征在于，包括：/n根据待验证标准单元库中的标准单元搭建测试电路，所述测试电路包含所述待验证标准单元库中所有类型的标准单元，且以时序单元为输入，以组合的逻辑单元为输出；/n根据所述测试电路生成门级电路网表和仿真电路网表；/n对所述门级电路网表进行静态分析以及对所述仿真电路网表进行电路仿真，其中，对所述门级电路网表进行静态分析时施加的测试激励与对所述仿真电路网表进行电路仿真时施加的测试激励一致；/n根据静态分析结果以及电路仿真结果对所述待验证标准单元库的质量进行验证。/n

【技术特征摘要】
1.一种标准单元库验证方法，其特征在于，包括：
根据待验证标准单元库中的标准单元搭建测试电路，所述测试电路包含所述待验证标准单元库中所有类型的标准单元，且以时序单元为输入，以组合的逻辑单元为输出；
根据所述测试电路生成门级电路网表和仿真电路网表；
对所述门级电路网表进行静态分析以及对所述仿真电路网表进行电路仿真，其中，对所述门级电路网表进行静态分析时施加的测试激励与对所述仿真电路网表进行电路仿真时施加的测试激励一致；
根据静态分析结果以及电路仿真结果对所述待验证标准单元库的质量进行验证。


2.根据权利要求1所述的方法，其特征在于，根据待验证标准单元库中的标准单元搭建测试电路，包括：
对所述待验证标准单元库中的所有标准单元进行分组，将功能一致的标准单元分为一组；
从每一组标准单元中各自选取至少一个标准单元，并以此搭建所述测试电路。


3.根据权利要求1或2所述的方法，其特征在于，所述测试电路仅包括一条完整的从输入到输出的时序路径。


4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
在搭建所述测试电路时，若所述测试电路中存在多输入的标准单元，则对所述多输入的标准单元的除连接所述时序路径的其他输入端进行赋值。


5.根据权利要求1所述的方法，其特征在于，通过以下步骤产生所述测试激励：
根据预设的时钟信号的最小脉宽、以及预设的测试激励相对于所述时钟信号的建立时间和保持时间，产生满足测试要求的所述测试激励。


6.根据权利要求1所述的方法，其特征在于，根据静态分析结果以及电路仿真结果对所述待验证标准单元库的质量进行验证，包括：
将所述静态分析结果中的时序延迟与所述电路仿真结果中的时序延迟进行比较，以及将所述静态分析结果中的功耗与所述电路仿真结果中的功耗进行比较；
其中，所述静态分析结果中的时序延迟与所述电路仿真结果中的时序延迟一致，且所述静态分...

【专利技术属性】
技术研发人员：陈权，郭翠娜，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：北京;11