一种时序分析方法、装置、设备以及计算机存储介质制造方法及图纸

本申请实施例公开了一种时序分析方法、装置、设备以及计算机存储介质，该方法包括：对待设计电路的多个初始模块进行分组，得到多个模块组；其中，每一模块组包括至少一个初始模块；确定所述多个模块组各自的初始时序分析结果；根据所确定的初始时序分析结果，判断所述多个模块组是否进行分组调整；在判断结果为否的情况下，根据所述多个模块组生成所述待设计电路的布局布线结果；对所述布局布线结果进行时序分析，得到目标时序分析报告。这样，能够减少由于时序问题所导致的迭代次数，节约整个芯片设计的时间。

【技术实现步骤摘要】
一种时序分析方法、装置、设备以及计算机存储介质
本申请涉及芯片设计
，尤其涉及一种时序分析方法、装置、设备以及计算机存储介质。
技术介绍
时序是芯片后端设计的难点，在整个芯片的后端设计中一般要经过多次的迭代才能取得较好的时序结果。这样，快速的分析和定位时序问题并给出解决方案可以减少芯片后端设计的迭代次数，从而节约整个芯片设计的时间。然而，目前的时序分析流程在拿到静态时序分析(Statictiminganalysis，STA)报告后，需要逐条分析该报告中每条时序路径的结果。然后根据逻辑的长度、单元的位置和延迟调整布局布线的设置，再重新布局布线。如果多次布局布线的结果都不理想，那么需要重新调整布局规划，甚至改变模块的形状等；这样的时序分析需要花费较长时间，而且迭代次数多，影响了整个芯片后端设计的时间。
技术实现思路
本申请提出一种时序分析方法、装置、设备以及计算机存储介质，能够减少由于时序问题所导致的迭代次数，节约整个芯片设计的时间。为达到上述目的，本申请的技术方案是这样实现的：第一方面，本申请实施例提供了一种时序分析方法，所述方法包括：对待设计电路的多个初始模块进行分组，得到多个模块组；其中，每一模块组包括至少一个初始模块；确定所述多个模块组各自的初始时序分析结果；根据所确定的初始时序分析结果，判断所述多个模块组是否进行分组调整；在判断结果为否的情况下，根据所述多个模块组生成所述待设计电路的布局布线结果；对所述布局布线结果进行时序分析，得到目标时序分析报告。第二方面，本申请实施例提供了一种基于电子设计自动化EDA工具的时序分析方法，所述方法包括：接收待设计电路的多个初始模块；对所述多个初始模块的时序分析，获得所述多个模块组各自的初始时序分析结果；根据所获得的初始时序分析结果，在所述多个模块组无需进行分组调整的情况下，生成所述待设计电路的布局布线结果；对所述布局布线结果进行时序分析，输出目标时序分析报告。第三方面，本申请实施例提供了一种时序分析装置，该时序分析装置包括分组单元、确定单元、判断单元和时序分析单元；其中，所述分组单元，配置为对待设计电路的多个初始模块进行分组，得到多个模块组；其中，每一模块组包括至少一个初始模块；所述确定单元，配置为确定所述多个模块组各自的初始时序分析结果；所述判断单元，配置为根据所确定的初始时序分析结果，判断所述多个模块组是否进行分组调整；所述时序分析单元，配置为在判断结果为否的情况下，根据所述多个模块组生成所述待设计电路的布局布线结果；以及对所述布局布线结果进行时序分析，得到目标时序分析报告。第四方面，本申请实施例提供了一种时序分析设备，该时序分析设备包括存储器和处理器；其中，所述存储器，用于存储能够在所述处理器上运行的计算机程序；所述处理器，用于在运行所述计算机程序时，执行如第一方面所述的方法。第五方面，本申请实施例提供了一种EDA设备，所述EDA设备包括输入单元、时序分析单元、布局布线单元和输出单元；其中，所述输入单元，配置为接收待设计电路的多个初始模块；所述时序分析单元，配置为对所述多个初始模块的时序分析，获得所述多个模块组各自的初始时序分析结果；所述布局布线单元，配置为根据所获得的初始时序分析结果，在所述多个模块组无需进行分组调整的情况下，生成所述待设计电路的布局布线结果；所述时序分析单元，还配置为对所述布局布线结果进行时序分析，获得目标时序分析包括；所述输出单元，配置为输出所述目标时序分析报告。第六方面，本申请实施例提供了一种计算机存储介质，该计算机存储介质存储有计算机程序，所述计算机程序被时序分析设备执行时实现如第一方面所述的方法、或者被EDA设备执行时实现如第二方面所述的方法。本申请实施例所提供的一种时序分析方法、装置、设备以及计算机存储介质，对待设计电路的多个初始模块进行分组，得到多个模块组；其中，每一模块组包括至少一个初始模块；确定所述多个模块组各自的初始时序分析结果；根据所确定的初始时序分析结果，判断所述多个模块组是否进行分组调整；在判断结果为否的情况下，根据所述多个模块组生成所述待设计电路的布局布线结果；对所述布局布线结果进行时序分析，得到目标时序分析报告。这样，在芯片的电路设计中，通过增加基于模块的时序分组，方便设计人员快速定位模块内部、模块与模块之间时序违例的根源，能够快速实现时序优化，从而减少了由于时序问题所导致的迭代次数，节约整个芯片设计的时间。附图说明图1为相关技术方案提供的一种时序分析方法的流程示意图；图2为本申请实施例提供的一种时序分析方法的流程示意图；图3为本申请实施例提供的另一种时序分析方法的流程示意图；图4为本申请实施例提供的一种时序分析方法的详细流程示意图；图5为本申请实施例提供的又一种时序分析方法的流程示意图；图6为本申请实施例提供的一种EDA设备的组成结构示意图；图7为本申请实施例提供的一种时序分析装置的组成结构示意图；图8为本申请实施例提供的一种时序分析设备的具体硬件结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。随着集成电路设计技术的快速发展，一个电子系统或分系统可以完全集成在一个芯片之上，即系统级芯片(SystemonChip，SoC)集成。而且随着设计规模的增大、电路性能的提高和设计的复杂度大大增加，相应地，对芯片的设计也提出了更高的要求。目前，时序一直是芯片后端设计的难点，在整个芯片后端设计中一般要经过多次的迭代才能取得较好的时序结果。这里，时序分析可以包括静态时序分析(StaticTimingAnalysis，STA)和动态时序分析(DynamicTimingAnalysis，DTA)。其中，静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些时序路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误(即时序违例)。静态时序分析不需要输入向量就能够穷尽所有的路径，且运行速度很快、占用内存较少；不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，使得它已经越来越多地被用到数字集成电路设计的验证中。动态时序分析通常是所有的输入信号都会给一个不同时刻的激励，通过设置一段仿真时间，最后对仿真结果进行时序和功能分析；这里的仿真可以是门级或者晶体管级。因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径；使得在动态时序分析中，无法暴露一些路径上可能存在的时序问题。这样，虽然动态本文档来自技高网...

【技术保护点】
1.一种时序分析方法，其特征在于，所述方法包括：/n对待设计电路的多个初始模块进行分组，得到多个模块组；其中，每一模块组包括至少一个初始模块；/n确定所述多个模块组各自的初始时序分析结果；/n根据所确定的初始时序分析结果，判断所述多个模块组是否进行分组调整；/n在判断结果为否的情况下，根据所述多个模块组生成所述待设计电路的布局布线结果；/n对所述布局布线结果进行时序分析，得到目标时序分析报告。/n

【技术特征摘要】
1.一种时序分析方法，其特征在于，所述方法包括：
对待设计电路的多个初始模块进行分组，得到多个模块组；其中，每一模块组包括至少一个初始模块；
确定所述多个模块组各自的初始时序分析结果；
根据所确定的初始时序分析结果，判断所述多个模块组是否进行分组调整；
在判断结果为否的情况下，根据所述多个模块组生成所述待设计电路的布局布线结果；
对所述布局布线结果进行时序分析，得到目标时序分析报告。


2.根据权利要求1所述的方法，其特征在于，所述确定所述多个模块组各自的初始时序分析结果，包括：
对所述多个模块组进行时序分析，获得每一模块组的子模块时序分析结果以及不同模块组之间的跨模块时序分析结果。


3.根据权利要求2所述的方法，其特征在于，所述判断所述多个模块组是否进行分组调整，包括：
若所述多个模块组内任一模块组的子模块时序分析结果存在时序违例，和/或，所述不同模块组之间的跨模块时序分析结果存在时序违例，则确定所述判断结果为是；
若所述多个模块组内每一模块组的子模块时序分析结果以及所述不同模块组之间的跨模块时序分析结果均不存在时序违例，则确定所述判断结果为否。


4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
在所述判断结果为是的情况下，返回执行所述对待设计电路的多个初始模块进行分组，得到多个模块组的步骤，以实现对所述多个初始模块的重新分组。


5.根据权利要求1所述的方法，其特征在于，在所述得到目标时序分析报告之后，所述方法还包括：
判断所述目标时序分析报告是否存在时序违例；
在所述目标时序分析报告存在时序违例时，生成时序优化信息；
根据所述时序优化信息对所述待设计电路重新执行布局布线操作，生成新的布局布线结果；
对所述新的布局布线结果进行时序分析，将新得到的时序分析报告确定为所述目标时序分析报告，并继续执行判断所述目标时序分析报告是否存在时序违例的步骤。


6.根据权利要求5所述的方法，其特征在于，所述判断所述目标时序分析报告是否存在时序违例，包括：
基于所述目标时序分析报告，确定所有时序路径的时间余量；
若所确定的时间余量中存在不满足预设范围的时间余量，则确定所述目标时序分析报告存在时序违例；
相应地，所述当所述目标时序分析报告存在时序违例时，生成时序优化信息，包括：
根据所确定的时间余量，确定所有时序路径中的关键时序路径；其中，所述关键时序路径对应的时间余量不满足预设范围；
基于所述关键时序路径，生成所述时序优化信息。


7.根...

【专利技术属性】
技术研发人员：刘君，
申请(专利权)人：OPPO广东移动通信有限公司，
类型：发明
国别省市：广东;44