一种基于IP核的CPRI接口IQ数据适配及测试方法技术

本发明专利技术公开了一种基于IP核的CPRI接口IQ数据适配及测试方法，包括：通过寄存器切换为应用模式后，将用户数据发送至第一IQ数据通道后将用户数据发送至第一FIFO存储器，并按照IQ排列规则进行缓存；在接收系统启动后发送的IP核的基本帧标识的若干个周期后，将第一FIFO存储器缓存的用户数据发送至CPRI的IP核；按照IQ排列规则提取出用户数据中的IQ数据，缓存至所述第二FIFO存储器后发送至第二IQ数据通道；对IQ数据进行校验后输出对应的校验结果至用户，完成所述IQ数据的适配。本发明专利技术从系统时钟域架构的角度考虑，能够在任意系统时钟下将数据顺利切换到CPRI IP核提供的用户时钟域下，满足CPRI IP核IQ数据接口的时序要求，增加了CPRI相关模块设计的灵活性和通用性。

【技术实现步骤摘要】
一种基于IP核的CPRI接口IQ数据适配及测试方法
本专利技术涉及数据处理
，尤其是涉及一种基于IP核的CPRI接口IQ数据适配及测试方法。
技术介绍
通用公共无线接口CPRI是无线基站内部无线设备控制中心REC及无线设备RE之间的主要接口规范之一，该规范灵活有效地对无线基站进行产品划分，独立地发展无线设备控制中心和无线设备技术，该规范中包括传输、连通和控制等流程所必需的要素，具体来说就是用户面数据、控制面数据和管理面传输机制以及同步面机制。如今，CPRI协议经过多年的发展，在经过了多次版本的升级后，应用已经比较成熟，一些FPGA厂商为了方便用户的使用，将该协议做成了IP核的形式，其中Xilinx厂商的CPRIIP核留给用户的接口中最关键的是IQ数据接口，主要用于传输无线设备控制中心REC及无线设备RE之间的用户数据。但是，在对现有技术的研究与实践过程中，本专利技术的专利技术人发现，现有技术一般都是围绕CPRI的具体应用方法和案例展开了研究，缺乏从系统时钟域架构的角度考虑设计的通用性，并不能在任意系统时钟下将数据顺利切换到CPRI的IP核提供的用户时钟域下，满足CPRI的IP核的IQ数据接口的时序要求。另外，CPRI接口由于具有较高数据率的特性，必须要求CPRI接口具有较高的稳定性要求，因此稳定性作为评判该接口好坏的重要指标。但是保证接口的稳定性需要进行大量的测试，而现有技术目前缺乏对于CPRI接口测试方法的研究。因此，亟需一种能够克服上述技术缺陷的基于IP核的CPRI接口IQ数据适配及测试方法。
技术实现思路
本专利技术实施例所要解决的技术问题在于，提供一种基于IP核的CPRI接口IQ数据适配及测试方法，能够对CPRIIP核的IQ数据接口进行适配和测试。为解决上述问题，本专利技术的一个实施例提供了一种基于IP核的CPRI接口IQ数据适配方法，至少包括如下步骤：通过宏参数定义配置寄存器并进行模式切换，在切换为应用模式后将用户数据发送至对应的第一IQ数据通道；在通过所述第一IQ数据通道接收所述用户数据后，将所述用户数据发送至第一FIFO存储器中，并按照IQ排列规则进行缓存；在接收系统启动后发送的IP核的基本帧标识的若干个周期后，将所述第一FIFO存储器缓存的用户数据发送至CPRI的IP核；通过所述CPRI的IP核的数据接口按照所述IQ排列规则提取出所述用户数据中的IQ数据，并缓存至所述第二FIFO存储器中；通过所述第二FIFO存储器将所述用户数据中的IQ数据发送至应用模式对应的第二IQ数据通道；对所述第二IQ数据通道接收到的所述用户数据中的IQ数据进行校验，在校验完成后输出对应的校验结果至用户，完成所述IQ数据的适配。进一步地，所述IQ排列规则，具体为：识别当前CPRI接口需要传输一个或多个天线的数据；当识别所述CPRI接口需要传输一个天线的数据时，设定每个基本帧存储的所有的AXCContainer按顺序依次排列；当识别所述CPRI接口需要传输多个天线的数据时，设定每个基本帧存储的所有的AXCContainer按照天线的数量交替排列。进一步地，所述IQ排列规则，还包括：将所述每个基本帧存在的未使用的AXCContainer位置预留。进一步地，在所述将所述第一FIFO存储器缓存的用户数据发送至CPRI的IP核之前，还包括：仅当所述第一FIFO存储器的读ready信号与外部读第一FIFO存储器的使能相与结果为有效时，才将所述第一FIFO存储器缓存的用户数据发送至所述CPRI的IP核。进一步地，在所述通过所述CPRI的IP核的数据接口按照所述IQ排列规则提取出所述用户数据中的IQ数据，并缓存至所述第二FIFO存储器中之前，还包括：在通过所述第二FIFO存储器判断数据读ready信号有效时，提取出所述用户数据中的IQ数据。进一步地，所述对所述第二IQ数据通道接收到的所述用户数据中的IQ数据进行校验，还包括：对所述接收到的IQ数据与本地信号进行同步检验以及同步处理；其中，所述同步处理包括累加数的同步和伪随机数的同步。本专利技术的一个实施例还提供了一种基于IP核的CPRI接口IQ数据测试方法，至少包括如下步骤：通过宏参数定义配置寄存器并进行模式切换，在切换为测试模式后将测试数据发送至对应的第一IQ数据通道；在通过所述第一IQ数据通道接收所述测试数据后，将所述测试数据发送至第一FIFO存储器中，并按照IQ排列规则进行缓存；在接收系统启动后发送的IP核的基本帧标识的若干个周期后，将所述第一FIFO存储器缓存的测试数据发送至CPRI的IP核；通过所述CPRI的IP核的数据接口按照所述IQ排列规则提取出所述测试数据中的IQ数据，并缓存至所述第二FIFO存储器中；通过所述第二FIFO存储器将所述测试数据中的IQ数据发送至应用模式对应的第二IQ数据通道；将所述第二IQ数据通道接收到的所述测试数据中的IQ数据发送至校验模块进行校验，在校验完成后输出对应的校验结果至用户，完成所述IQ数据的测试。进一步地，所述测试数据，具体为模拟当前的系统时钟不是所述CPRI的IP核提供的用户时钟时产生的对应的测试数据。进一步地，所述测试数据的内容包括累加数和伪随机数其中的一种或两种。进一步地，所述测试数据的内容还包括表示数据有效的标志位。实施本专利技术实施例，具有如下有益效果：本专利技术实施例提供的一种基于IP核的CPRI接口IQ数据适配及测试方法，所述适配方法包括：通过宏参数定义配置寄存器并进行模式切换，在切换为应用模式后将用户数据发送至对应的第一IQ数据通道；在通过所述第一IQ数据通道接收所述用户数据后，将所述用户数据发送至第一FIFO存储器中，并按照IQ排列规则进行缓存；在接收系统启动后发送的IP核的基本帧标识的若干个周期后，将所述第一FIFO存储器缓存的用户数据发送至CPRI的IP核；通过所述CPRI的IP核的数据接口按照所述IQ排列规则提取出所述用户数据中的IQ数据，并缓存至所述第二FIFO存储器中；通过所述第二FIFO存储器将所述用户数据中的IQ数据发送至应用模式对应的第二IQ数据通道；对所述第二IQ数据通道接收到的所述用户数据中的IQ数据进行校验，在校验完成后输出对应的校验结果至用户，完成所述IQ数据的适配。与现有技术相比，本专利技术实施例一种基于IP核的CPRI接口IQ数据适配及测试方法，给出了两种测试数据的产生与校验方法，这两种方法均支持长时间挂机校验，以验证通道稳定性，同时在大型系统中对问题的排查起到了较为关键的作用。本实施例通过一种适配方式能够灵活支持适配不同天线数的应用，可以在不对代码进行过多的改动情况下，支持多种应用场景，同时解决了系统时钟与CPRI用户时钟不是同一个时钟的情况下跨时钟域适配的问题，使用户在使用CPRIIP核的时候可以使用自己的系统时钟而不依赖于CPRIIP核的用户时钟。附图说明本文档来自技高网...

【技术保护点】
1.一种基于IP核的CPRI接口IQ数据适配方法，其特征在于，至少包括如下步骤：/n通过宏参数定义配置寄存器并进行模式切换，在切换为应用模式后将用户数据发送至对应的第一IQ数据通道；/n在通过所述第一IQ数据通道接收所述用户数据后，将所述用户数据发送至第一FIFO存储器中，并按照IQ排列规则进行缓存；/n在接收系统启动后发送的IP核的基本帧标识的若干个周期后，将所述第一FIFO存储器缓存的用户数据发送至CPRI的IP核；/n通过所述CPRI的IP核的数据接口按照所述IQ排列规则提取出所述用户数据中的IQ数据，并缓存至所述第二FIFO存储器中；/n通过所述第二FIFO存储器将所述用户数据中的IQ数据发送至应用模式对应的第二IQ数据通道；/n对所述第二IQ数据通道接收到的所述用户数据中的IQ数据进行校验，在校验完成后输出对应的校验结果至用户，完成所述IQ数据的适配。/n

【技术特征摘要】
1.一种基于IP核的CPRI接口IQ数据适配方法，其特征在于，至少包括如下步骤：
通过宏参数定义配置寄存器并进行模式切换，在切换为应用模式后将用户数据发送至对应的第一IQ数据通道；
在通过所述第一IQ数据通道接收所述用户数据后，将所述用户数据发送至第一FIFO存储器中，并按照IQ排列规则进行缓存；
在接收系统启动后发送的IP核的基本帧标识的若干个周期后，将所述第一FIFO存储器缓存的用户数据发送至CPRI的IP核；
通过所述CPRI的IP核的数据接口按照所述IQ排列规则提取出所述用户数据中的IQ数据，并缓存至所述第二FIFO存储器中；
通过所述第二FIFO存储器将所述用户数据中的IQ数据发送至应用模式对应的第二IQ数据通道；
对所述第二IQ数据通道接收到的所述用户数据中的IQ数据进行校验，在校验完成后输出对应的校验结果至用户，完成所述IQ数据的适配。


2.根据权利要求1所述的基于IP核的CPRI接口IQ数据适配方法，其特征在于，所述IQ排列规则，具体为：
识别当前CPRI接口需要传输一个或多个天线的数据；
当识别所述CPRI接口需要传输一个天线的数据时，设定每个基本帧存储的所有的AXCContainer按顺序依次排列；
当识别所述CPRI接口需要传输多个天线的数据时，设定每个基本帧存储的所有的AXCContainer按照天线的数量交替排列。


3.根据权利要求2所述的根据权利要求1所述的基于IP核的CPRI接口IQ数据适配方法，其特征在于，所述IQ排列规则，还包括：
将所述每个基本帧存在的未使用的AXCContainer位置预留。


4.根据权利要求1所述的基于IP核的CPRI接口IQ数据适配方法，其特征在于，在所述将所述第一FIFO存储器缓存的用户数据发送至CPRI的IP核之前，还包括：
仅当所述第一FIFO存储器的读ready信号与外部读第一FIFO存储器的使能相与结果为有效时，才将所述第一FIFO存储器缓存的用户数据发送至所述CPRI的IP核。


5.根据权利要求1所述的基于IP核的CPRI接口IQ数据适配方...

【专利技术属性】
技术研发人员：甘浩，曹建业，吴思谦，钟俊龙，
申请(专利权)人：广东省新一代通信与网络创新研究院，
类型：发明
国别省市：广东;44