【技术实现步骤摘要】
本申请涉及仿真验证，特别是涉及基于fpga的原型验证平台的高频差分系统。
技术介绍
1、risc-v处理器整系统仿真验证，通常在完成模块级和系统级仿真测试后，会进行基于fpga的原型验证。fpga的主频一般在100mhz左右，不过高性能处理器的fpga原型验证中，由于处理器的逻辑和存储资源占用较大，以及fpga外围通信接口影响，fpga实际能运行高性能处理器的频率大概在50mhz。假设在fpga平台上的处理器内核运行一万亿指令数的spec跑分测试程序，且处理器ipc为1，那么只需要5.5h即可完成原型验证，时间成本完全可以接受。不过，在fpga上运行开发的处理器内核时，一般只通过串口将信息上传到上位机进行显示，若发现打印出错，那么必须通过导出波形去定位问题。新的难点在于，在基于fpga的内核上跑应用程序时，最终的打印错误可能来自于很久以前的累积错误，这就导致需要追查的时间线不可控，从而使用fpga的探针技术去抓取波形定位问题时，无法预知需要抓哪个时间段的波形，只能一次次迭代逼近问题根源，从而定位问题速度很慢。
2、不同fpg...
【技术保护点】
1.一种基于FPGA的原型验证平台，其特征在于，所述原型验证平台包括：
2.根据权利要求1所述的原型验证平台，其特征在于，所述运行模块用于在所述被测处理器内核指令退休时，将因本周期指令组退休而导致变化的逻辑寄存器值、控制状态寄存器、提交指令数作为所述增量架构数据发送至所述第一缓存模块。
3.根据权利要求1所述的原型验证平台，其特征在于，所述第一缓存模块的读端口设置预设数量个读数据缓冲条目，每一读数据缓冲条目用于预读缓存相应的增量架构数据的数据；
4.根据权利要求3所述的原型验证平台，其特征在于，响应于尾指针与头指针的差值大于第一预设...
【技术特征摘要】
1.一种基于fpga的原型验证平台，其特征在于，所述原型验证平台包括：
2.根据权利要求1所述的原型验证平台，其特征在于，所述运行模块用于在所述被测处理器内核指令退休时，将因本周期指令组退休而导致变化的逻辑寄存器值、控制状态寄存器、提交指令数作为所述增量架构数据发送至所述第一缓存模块。
3.根据权利要求1所述的原型验证平台，其特征在于，所述第一缓存模块的读端口设置预设数量个读数据缓冲条目，每一读数据缓冲条目用于预读缓存相应的增量架构数据的数据；
4.根据权利要求3所述的原型验证平台，其特征在于，响应于尾指针与头指针的差值大于第一预设值，所述第一通信模块以所述头指针的位置开始，并行读出预设数量组数据发送至所述服务器，并更新所述头指针。
5.根据权利要求3所述的原型验证平台，其特征在于，在读指针和写指针一致，且预设周期内所述运行模块未发送新的增量架构数据时，所述第一通信模块响应于尾指针与头指针的差值大于第二预设值，所述第一通信模块读出头指针的位置至...
【专利技术属性】
技术研发人员：廖述京，
申请(专利权)人：广东省新一代通信与网络创新研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。