一种半椭圆氧化沟槽LDMOS晶体管制造技术

本发明专利技术公开了一种半椭圆氧化沟槽LDMOS晶体管，埋氧层位于衬底层上方；硅膜层位于埋氧层上方；硅膜层包括硅体、源区、氧化沟槽、漂移区和漏区；硅体和漏区分设在硅膜层顶部两侧；源区处于硅体的凹槽处；氧化沟槽呈半椭圆形状，顶点位于硅膜层上表面；漂移区为硅膜层中除源区、硅体、氧化沟槽和漏区以外的所有区域；沟道由源区靠近漏区的那个侧面和漂移区之间硅体提供；源电极位于硅体和源区上方，覆盖部分硅体和源区；栅氧化层位于沟道上方，完全覆盖沟道；栅电极完全覆盖栅氧化层；扩展氧化层位于硅膜层上方，且与栅氧化层贴紧；漏电极完全覆盖漏区，且与扩展氧化层贴紧。本发明专利技术的击穿电压得到显著提升，器件性能品质因素更加优越。

【技术实现步骤摘要】
一种半椭圆氧化沟槽LDMOS晶体管
本专利技术属于半导体高压功率器件领域，具体涉及一种具有半椭圆氧化沟槽的横向双扩散金属氧化物半导体(LateralDouble-diffusedMetalOxideSemiconductor，LDMOS)晶体管。
技术介绍
随着半导体高压器件的迅速发展，市场对半导体高压器件的要求也越来越高。因此，为了提高器件的性能，衍生出了很多技术研究方向，其中处理好击穿电压和导通电阻之间的折中关系是一个非常重要的课题。一般来说，为了提升高压LDMOS晶体管的性能，需要更大的击穿电压(BreakdownVoltage，BV)和更低的导通电阻(On-resistance，Ron)。器件的击穿电压与其漂移区长度呈正比例关系，提高击穿电压则需提升漂移区的长度，而漂移区变长会增大导通电阻，导致击穿电压与导通电阻在器件性能提升上形成矛盾。于是，沟槽技术被提出来解决这个问题。在器件中引入沟槽，可以在提升击穿电压的同时降低器件原胞尺寸，于是降低导通电阻。但是，沟槽为矩形，使得电流通道从传统的直线型变成U型，从而延长导电通道增加的导通电阻。另一方面，沟槽又能调节漂移区内部电场，提高漂移区的掺杂浓度，以致降低导通电阻。因此，综合来说，沟槽结构的LDMOS晶体管可以在击穿电压和导通电阻之间得到更好的平衡折中关系，从而获得更好器件性能。
技术实现思路
本专利技术的目的是为高压功率集成电路的发展提供一种具有高击穿电压、低导通电阻的LDMOS晶体管。本专利技术采用的技术方案如下：本专利技术包括衬底层、埋氧层、硅膜层和器件顶层。所述的衬底层位于最底部，材料为硅，采用P型掺杂。所述的埋氧层位于衬底层上方，材料为二氧化硅。所述的硅膜层位于埋氧层上方；硅膜层包括硅体、源区、氧化沟槽、漂移区和漏区；硅体和漏区分设在硅膜层顶部两侧；所述的硅体呈凹形，材料为硅，采用P型掺杂；所述的源区处于硅体的凹槽处，材料为硅，采用N型掺杂；所述的漏区材料为硅，采用N型掺杂；所述的氧化沟槽呈半椭圆形状，顶点位于硅膜层上表面，材料为二氧化硅；漂移区为硅膜层中除源区、硅体、氧化沟槽和漏区以外的所有区域，材料为硅，采用N型掺杂；沟道由源区靠近漏区的那个侧面和漂移区之间硅体提供。所述的器件顶层在硅膜层上方，包括源电极、栅氧化层、扩展氧化层、栅电极和漏电极。所述的源电极位于硅体和源区上方，覆盖部分硅体和源区；栅氧化层位于沟道上方，完全覆盖沟道，材料为二氧化硅；栅电极位于栅氧化层上方，并完全覆盖栅氧化层；扩展氧化层位于硅膜层上方，且与栅氧化层贴紧，材料为二氧化硅；漏电极位于漏区上方，完全覆盖漏区，且与扩展氧化层贴紧。优选地，所述的衬底层和源电极均接地。优选地，所述衬底层的掺杂浓度为1×1014cm-3，长度为17μm；埋氧层的长度为17μm，厚度为0.5μm；硅膜层的长度为17μm，厚度为25μm；硅体的长度为3μm，厚度为2.5μm，掺杂浓度为1×1017cm-3；源区的长度为2μm，厚度为0.5μm，掺杂浓度为1×1020cm-3；漏区的长度为3μm，厚度为0.5μm，掺杂浓度为1×1020cm-3；沟道的长度为1μm；氧化沟槽的厚度为20μm(即半椭圆形的长半轴a＝20μm)，底部长度为14.8μm(即半椭圆形的短半轴b＝7.4μm)；氧化沟槽的顶点到硅体远离漏区那个侧面的距离为9μm；漂移区的掺杂浓度为3×1014cm-3；栅氧化层的长度为3.2μm，厚度为0.04μm；扩展氧化层的长度为9μm，厚度为0.04μm。本专利技术具有的有益效果是：1、本专利技术的半椭圆氧化沟槽在硅膜层上表面引入一个电场尖峰，降低了源、漏两端电场尖峰，改善了降低表面场(REducedSURfaceField，RESURF)效应，并提高横向击穿电压；另一方面，半椭圆氧化沟槽可以更好地调节器件的体内电场分布，使得硅膜下表面积累更多空穴，从而使得埋氧层能够承担更高的电场，提高纵向击穿电压。因此，器件的击穿电压得到显著提升。2、尽管与传统沟槽结构相比，半椭圆氧化沟槽结构的导通电阻并没有明显改善，但其击穿电压获得了大幅提升，因此半椭圆器件结构的品质因素(Figure-of-merit，FOM＝BV2/Ron)仍得到了较明显的提高。3、本专利技术进一步优化了击穿电压和导通电阻的折中关系，改进了传统沟槽结构器件的性能，为高压集成电路设计提供了新的选择。附图说明图1为本专利技术的结构图；图2为本专利技术优选实施例以及传统矩形氧化沟槽LDMOS晶体管的表面电场强度变化曲线对比图；图3为本专利技术优选实施例以及传统矩形氧化沟槽LDMOS晶体管的漏端下方电场强度随纵向位置变化曲线对比图；图4为本专利技术优选实施例以及传统矩形氧化沟槽LDMOS晶体管的埋氧层上表面空穴浓度对比图；图5为本专利技术在优选实施例基础上改变氧化沟槽的厚度时击穿电压和漂移区掺杂浓度之间的关系曲线图；图6为本专利技术在优选实施例基础上改变氧化沟槽的半椭圆形短半轴时击穿电压和漂移区掺杂浓度之间的关系曲线图；图7为本专利技术的氧化沟槽厚度变化对击穿电压和导通电阻的影响曲线图；图8为本专利技术中氧化沟槽的半椭圆形短半轴变化对击穿电压和导通电阻的影响曲线图；图9为本专利技术优选实施例以及传统矩形氧化沟槽LDMOS晶体管的击穿电压和导通电阻关系曲线图。具体实施方式以下结合附图及实施例对本专利技术作进一步说明。如图1所示，一种半椭圆氧化沟槽LDMOS晶体管，包括衬底层12、埋氧层11、硅膜层和器件顶层。衬底层12位于最底部，材料为硅，采用P型掺杂；埋氧层11位于衬底层上方，材料为二氧化硅；硅膜层位于埋氧层11上方。硅膜层位于埋氧层11上方；硅膜层包括硅体1、源区2、漏区3、氧化沟槽4和漂移区5；硅体1和漏区3分设在硅膜层顶部两侧；硅体1呈凹形，材料为硅，采用P型掺杂；源区2处于硅体1的凹槽处，材料为硅，采用N型掺杂；漏区3材料为硅，采用N型掺杂；氧化沟槽4呈半椭圆形，顶点位于硅膜层上表面，材料为二氧化硅；漂移区5为硅膜层中除硅体1、源区2、漏区3和氧化沟槽4以外的所有区域，材料为硅，采用N型掺杂；沟道由源区2靠近漏区3的那个侧面和漂移区5之间硅体1提供。器件顶层在硅膜层上方，包括源电极6、栅氧化层7、栅电极8、扩展氧化层9和漏电极10；源电极6位于硅体和源区上方，覆盖部分硅体和源区；栅氧化层7位于沟道上方，完全覆盖沟道，材料为二氧化硅；栅电极8位于栅氧化层7上方，并完全覆盖栅氧化层7；扩展氧化层9位于硅膜层上方，且与栅氧化层7贴紧，材料为二氧化硅；漏电极10位于漏区上方，完全覆盖漏区，且与扩展氧化层9贴紧。作为优选实施例，衬底层12的掺杂浓度为1×1014cm-3，长度为17μm；埋氧层11的长度为17μm，厚度为0.5μm；硅膜层的长度为17μm，厚度为25μm；硅体1的长度为3μm，厚度为2.5μm，掺杂浓度为1×1017cm-3；源区2的长度为2μm，厚度为0.5μm，掺杂浓度为1×1020cm-3；漏区3的长度为3μm，厚度为0.5本文档来自技高网...

【技术保护点】
1.一种半椭圆氧化沟槽LDMOS晶体管，包括衬底层、埋氧层、硅膜层和器件顶层，其特征在于：所述的衬底层位于最底部，材料为硅，采用P型掺杂；所述的埋氧层位于衬底层上方，材料为二氧化硅；所述的硅膜层位于埋氧层上方；硅膜层包括硅体、源区、氧化沟槽、漂移区和漏区；硅体和漏区分设在硅膜层顶部两侧；所述的硅体呈凹形，材料为硅，采用P型掺杂；所述的源区处于硅体的凹槽处，材料为硅，采用N型掺杂；所述的漏区材料为硅，采用N型掺杂；所述的氧化沟槽呈半椭圆形状，顶点位于硅膜层上表面，材料为二氧化硅；漂移区为硅膜层中除源区、硅体、氧化沟槽和漏区以外的所有区域，材料为硅，采用N型掺杂；沟道由源区靠近漏区的那个侧面和漂移区之间硅体提供；所述的器件顶层在硅膜层上方，包括源电极、栅氧化层、扩展氧化层、栅电极和漏电极；所述的源电极位于硅体和源区上方，覆盖部分硅体和源区；栅氧化层位于沟道上方，完全覆盖沟道，材料为二氧化硅；栅电极位于栅氧化层上方，并完全覆盖栅氧化层；扩展氧化层位于硅膜层上方，且与栅氧化层贴紧，材料为二氧化硅；漏电极位于漏区上方，完全覆盖漏区，且与扩展氧化层贴紧。/n

【技术特征摘要】
1.一种半椭圆氧化沟槽LDMOS晶体管，包括衬底层、埋氧层、硅膜层和器件顶层，其特征在于：所述的衬底层位于最底部，材料为硅，采用P型掺杂；所述的埋氧层位于衬底层上方，材料为二氧化硅；所述的硅膜层位于埋氧层上方；硅膜层包括硅体、源区、氧化沟槽、漂移区和漏区；硅体和漏区分设在硅膜层顶部两侧；所述的硅体呈凹形，材料为硅，采用P型掺杂；所述的源区处于硅体的凹槽处，材料为硅，采用N型掺杂；所述的漏区材料为硅，采用N型掺杂；所述的氧化沟槽呈半椭圆形状，顶点位于硅膜层上表面，材料为二氧化硅；漂移区为硅膜层中除源区、硅体、氧化沟槽和漏区以外的所有区域，材料为硅，采用N型掺杂；沟道由源区靠近漏区的那个侧面和漂移区之间硅体提供；所述的器件顶层在硅膜层上方，包括源电极、栅氧化层、扩展氧化层、栅电极和漏电极；所述的源电极位于硅体和源区上方，覆盖部分硅体和源区；栅氧化层位于沟道上方，完全覆盖沟道，材料为二氧化硅；栅电极位于栅氧化层上方，并完全覆盖栅氧化层；扩展氧化层位于硅膜层上方，且与栅氧化层贴紧，材料为二...

【专利技术属性】
技术研发人员：胡月，丁怡，张惠婷，程瑜华，王高峰，
申请(专利权)人：杭州电子科技大学温州研究院有限公司，杭州电子科技大学，
类型：发明
国别省市：浙江;33