测试结构的制造方法技术

本发明专利技术提供一种测试结构的制造方法，包括：在半导体衬底上依次形成第一栅介质层和图形化的光刻胶层，所述图形化的光刻胶层中具有贯通的开口，所述开口暴露出低压区及部分冗余区的第一栅介质层；以所述图形化的光刻胶层为掩膜，刻蚀暴露出的所述第一栅介质层，以暴露出所述低压区和部分所述冗余区的所述半导体衬底；所述开口能够将所述图形化的光刻胶层分断，并能够使位于高压区的图形化的光刻胶层的尺寸接近于器件单元中的高压区的图形化的光刻胶层的尺寸，以及，在刻蚀的过程中，可以使高压区的所述图形化的光刻胶层较容易的剥落，由此解决测试结构无法测试图形化的光刻胶层的剥落造成的损伤，以及无法真实有效的反映晶圆的性能的问题。

【技术实现步骤摘要】
测试结构的制造方法
本专利技术涉及半导体制造
，特别涉及一种测试结构的制造方法。
技术介绍
在晶圆的加工处理工艺中，为了确保晶圆的质量，需要对晶圆执行WAT(WaferAcceptanceTest，晶圆可接受性测试)测试。晶圆可接受性测试指的是半导体衬底在完成制程工艺后，针对半导体衬底上的各种测试结构所进行的电性测试。通过对晶圆可接受性测试的测试数据的分析，可以发现半导体制程工艺中的问题，帮助制程工艺进行调整。通常情况下，一个晶圆包括多个器件单元，以及与器件单元区的结构相同的多个测试结构，在对晶圆执行WAT测试时，通过测试结构来测试晶圆各项参数的合格率。现有的器件单元的制造方法通常包括：第一步骤，提供半导体衬底，所述半导体衬底包括高压区和低压区；第二步骤，在所述半导体衬底上形成栅介质层；第三步骤，形成图形化的光刻胶层，所述图形化的光刻胶层覆盖所述高压区的所述栅介质层；第四步骤，去除所述低压区的所述栅介质层，暴露出低压区的半导体衬底，以在后续的工艺中，在所述低压区的半导体衬底上形成工艺层，以形成器件单元。测试结构可以与所述器件单元同步形成，以通过测试结构测试器件单元的性能。但在上述步骤中，在去除低压区的栅介质层时，会造成部分高压区的图形化的光刻胶层剥落，高压区的图形化的光刻胶层剥落以后，会暴露出部分高压区的栅介质层，因此在去除低压区的栅介质层的过程中，也会去除部分暴露出的高压区的栅介质层，由此会对高压区的栅介质层造成损伤。然而，现有技术的测试结构的制造方法形成的测试结构并不能测试这种图形化的光刻胶层剥落后的损伤，即现有的测试结构无法真实有效的反映晶圆的性能。
技术实现思路
本专利技术的目的在于提供一种测试结构的制造方法，解决测试结构无法测试图形化的光刻胶层的剥落造成的损伤，以及无法真实有效的反映晶圆的性能的问题。为解决上述技术问题，本专利技术提供一种测试结构的制造方法，所述测试结构的制造方法包括：提供半导体衬底，所述半导体衬底包括高压区、低压区和冗余区，所述高压区和低压区沿水平方向依次排列，所述冗余区围绕所述高压区和所述低压区设置；在所述半导体衬底上依次形成第一栅介质层和图形化的光刻胶层，所述图形化的光刻胶层中具有贯通的开口，所述开口暴露出所述低压区及部分所述冗余区的所述第一栅介质层；以所述图形化的光刻胶层为掩膜，刻蚀暴露出的所述第一栅介质层，以暴露出所述低压区和部分所述冗余区的所述半导体衬底；去除所述图形化的光刻胶层，暴露出剩余的所述第一栅介质层；形成依次层叠的第二栅介质层和栅极层，所述第二栅介质层覆盖剩余的所述第一栅介质层和暴露出的所述半导体衬底；刻蚀所述栅极层、所述第二栅介质层和所述第一栅介质层，形成第一栅极结构和第二栅极结构，以形成测试结构；其中，所述第一栅极结构形成于所述高压区的所述半导体衬底上，所述第二栅极结构形成于所述低压区的所述半导体衬底上。可选的，在所述的测试结构的制造方法中，所述开口包括位于所述冗余区的第一开口和位于所述低压区的第二开口，所述第一开口与所述第二开口相间隔。可选的，在所述的测试结构的制造方法中，所述开口包括位于所述冗余区的第一开口和位于所述低压区的第二开口，所述第一开口与所述第二开口连通。可选的，在所述的测试结构的制造方法中，所述第一开口在所述水平方向上的截面呈环形，并暴露出所述冗余区的部分所述第一栅介质层；所述第二开口在所述水平方向上的截面呈方形，并暴露出所述低压区的部分所述第一栅介质层。可选的，在所述的测试结构的制造方法中，在所述半导体衬底上依次形成第一栅介质层和图形化的光刻胶层之前，所述测试结构的制造方法还包括：在所述高压区的所述半导体衬底中形成高压区阱区。可选的，在所述的测试结构的制造方法中，在所述高压区的所述半导体衬底中形成高压区阱区的方法包括：执行第一离子注入，在所述高压区的所述半导体衬底中形成第一导电类型的第一阱区；以及，执行第二离子注入，在所述高压区的所述半导体衬底中形成第二导电类型的第二阱区，所述第二阱区形成于所述第一阱区上；其中，所述高压区阱区包括所述第一阱区和所述第二阱区。可选的，在所述的测试结构的制造方法中，所述半导体衬底中形成有多个浅沟槽隔离结构，所述浅沟槽隔离结构自所述半导体衬底表面延伸至所述半导体衬底中；所述第一阱区和所述第二阱区形成于相邻的两个所述浅沟槽隔离结构之间。可选的，在所述的测试结构的制造方法中，在所述第一栅介质层上形成图形化的光刻胶层之后，在以所述图形化的光刻胶层为掩膜，刻蚀暴露出的所述第一栅介质层之前，所述测试结构的制造方法还包括：在所述低压区的所述半导体衬底中形成低压区阱区。可选的，在所述的测试结构的制造方法中，在所述低压区的所述半导体衬底中形成低压区阱区的方法包括：以所述图形化的光刻胶层为掩膜，对所述低压区的所述第一栅介质层和所述半导体衬底执行第三离子注入工艺，以在所述半导体衬底中形成第一导电类型的第三阱区；以及，对所述低压区的所述第一栅介质层和所述半导体衬底执行第四离子注入工艺，以在所述半导体衬底中形成第二导电类型的第四阱区，所述第四阱区形成于所述第三阱区上；其中，所述低压区阱区包括所述第三阱区和所述第四阱区。可选的，在所述的测试结构的制造方法中，在形成所述第一栅极结构和所述第二栅极结构之后，所述测试结构的制造方法还包括：形成第一侧墙和第二侧墙，所述第一侧墙覆盖所述第一栅极结构的侧壁，所述第二侧墙覆盖所述第二栅极结构的侧壁。在本专利技术提供的测试结构的制造方法中，通过在半导体衬底上依次形成第一栅介质层和图形化的光刻胶层，所述图形化的光刻胶层中具有一开口，所述开口暴露出所述低压区及部分冗余区的所述第一栅介质层；专利技术人研究发现，通过现有的测试结构的制造方法形成的测试结构，无法测试图形化的光刻胶层剥落造成的损伤是由于，在形成图形化的光刻胶层时，图形化的光刻胶层会覆盖冗余区、高压区和低压区，会使得形成的图形化的光刻胶层的整体面积较大，因此，在以图形化的光刻胶层为掩膜，刻蚀暴露出的第一栅介质层时，高压区的图形化的光刻胶层通常不会剥落，由此导致无法通过测试结构测试图形化的光刻胶层剥落后的损伤。基于此，本专利技术通过在所述图形化的光刻胶层中设置开口，通过所述开口将所述图形化的光刻胶层分断，能够使位于高压区的图形化的光刻胶层的尺寸接近于器件单元中的高压区的图形化的光刻胶层的尺寸，从而提高所述图形化的光刻胶层尺寸与器件单元中图形化光刻胶层的尺寸一致性，在后续刻蚀低压区及冗余区暴露出的所述第一栅介质层的过程中，可以使高压区的所述图形化的光刻胶层较容易剥落，当所述高压区的所述图形化的光刻胶层剥落后，会暴露出部分高压区的所述第一栅介质层，因此在刻蚀过程中，也会对暴露出的高压区的第一栅介质层造成刻蚀，即会对高压区的第一栅介质层造成损伤，由此使得形成的测试结构可以有效的反映因高压区的图形化的光刻胶层剥落造成的刻蚀损伤，从而解决现有的测试结构无法测试图形化的光刻胶层的剥落造成的损伤，以及无法真实有效的反本文档来自技高网...

【技术保护点】
1.一种测试结构的制造方法，其特征在于，所述测试结构的制造方法包括：/n提供半导体衬底，所述半导体衬底包括高压区、低压区和冗余区，所述高压区和低压区沿水平方向依次排列，所述冗余区围绕所述高压区和所述低压区设置；/n在所述半导体衬底上依次形成第一栅介质层和图形化的光刻胶层，所述图形化的光刻胶层中具有贯通的开口，所述开口暴露出所述低压区及部分所述冗余区的所述第一栅介质层；/n以所述图形化的光刻胶层为掩膜，刻蚀暴露出的所述第一栅介质层，以暴露出所述低压区和部分所述冗余区的所述半导体衬底；/n去除所述图形化的光刻胶层，暴露出剩余的所述第一栅介质层；/n形成依次层叠的第二栅介质层和栅极层，所述第二栅介质层覆盖剩余的所述第一栅介质层和暴露出的所述半导体衬底；/n刻蚀所述栅极层、所述第二栅介质层和所述第一栅介质层，形成第一栅极结构和第二栅极结构，以形成测试结构；其中，所述第一栅极结构形成于所述高压区的所述半导体衬底上，所述第二栅极结构形成于所述低压区的所述半导体衬底上。/n

【技术特征摘要】
1.一种测试结构的制造方法，其特征在于，所述测试结构的制造方法包括：
提供半导体衬底，所述半导体衬底包括高压区、低压区和冗余区，所述高压区和低压区沿水平方向依次排列，所述冗余区围绕所述高压区和所述低压区设置；
在所述半导体衬底上依次形成第一栅介质层和图形化的光刻胶层，所述图形化的光刻胶层中具有贯通的开口，所述开口暴露出所述低压区及部分所述冗余区的所述第一栅介质层；
以所述图形化的光刻胶层为掩膜，刻蚀暴露出的所述第一栅介质层，以暴露出所述低压区和部分所述冗余区的所述半导体衬底；
去除所述图形化的光刻胶层，暴露出剩余的所述第一栅介质层；
形成依次层叠的第二栅介质层和栅极层，所述第二栅介质层覆盖剩余的所述第一栅介质层和暴露出的所述半导体衬底；
刻蚀所述栅极层、所述第二栅介质层和所述第一栅介质层，形成第一栅极结构和第二栅极结构，以形成测试结构；其中，所述第一栅极结构形成于所述高压区的所述半导体衬底上，所述第二栅极结构形成于所述低压区的所述半导体衬底上。


2.如权利要求1所述的测试结构的制造方法，其特征在于，所述开口包括位于所述冗余区的第一开口和位于所述低压区的第二开口，所述第一开口与所述第二开口相间隔。


3.如权利要求1所述的测试结构的制造方法，其特征在于，所述开口包括位于所述冗余区的第一开口和位于所述低压区的第二开口，所述第一开口与所述第二开口连通。


4.如权利要求2或3所述的测试结构的制造方法，其特征在于，所述第一开口在所述水平方向上的截面呈环形，并暴露出所述冗余区的部分所述第一栅介质层，所述第二开口在所述水平方向上的截面呈方形，并暴露出所述低压区的部分所述第一栅介质层。


5.如权利要求1所述的测试结构的制造方法，其特征在于，在所述半导体衬底上依次形成第一栅介质层和图形化的光刻胶层之前，所述测试结构的制造方法还包括：
在所述高压区的所述半导体衬底中形...

【专利技术属性】
技术研发人员：张连宝，陈宏，王卉，曹子贵，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31