一种基于FPGA逻辑的软件分割方法技术

本发明专利技术属于电子计算机软件应用技术领域，具体涉及一种基于FPGA逻辑的软件分割方法，包括FlipFlop及FPGA分析步骤、预设压缩比步骤和分割步骤，本发明专利技术的软件分割方法，在传统的基于资源权重最小割算法里面加入对影响IC电路运行的时钟域分组、FlipFlop、压缩比等相关约束的处理，可以实现对多FPGA原型系统分割过程中满足IC电路系统的运行时钟频率约束的情况下，得到的分割结果使整个IC电路运行性能更佳、功能正确且工作稳定。

【技术实现步骤摘要】
一种基于FPGA逻辑的软件分割方法
本专利技术属于电子计算机软件应用
，具体涉及一种基于FPGA逻辑的软件分割方法。
技术介绍
随着计算技术的发展，大数据时代的到来，超大规模集成电路的分割问题越来越引起人们的关注，典型应用有超大规模数字集成电路仿真验证中的多FPGA逻辑系统分割，通过不同的分组权重将逻辑电路分割成若干分组，进而实现可扩展，高性能的系统验证。传统的基于FPGA逻辑的软件分割方法采用基于图论最小割算法分割，其多FPGA原型系统大都只考虑单个FPGA的资源权重和互联约束，导致分割出来整个IC电路运行性能较差，功能不正确或者工作不稳定。
技术实现思路
有鉴于此，本专利技术提出一种软件分割方法，在传统的基于资源权重最小割算法里面加入对影响IC电路运行的时钟域分组、FlipFlop、压缩比等相关约束的处理，可以实现对多FPGA原型系统分割过程中满足IC电路系统的运行时钟频率约束的情况下，得到的分割结果使整个IC电路运行性能更佳、功能正确且工作稳定。为了达到上述技术目的，本专利技术所采用的具体技术方案为：...

【技术保护点】
1.一种基于FPGA逻辑的软件分割方法，所述软件包括多个子模块；其特征在于，包括以下步骤：/nS101:分析所述软件的时钟域，得到所述软件各子模块的运行时钟域；/n分析所述软件各子模块的FlipFlop，得到各子模块的时间传输机制；/n获取各FPGA的可用的通道资源数；/nS102:为各子模块预设压缩比，使各子模块之间的信号传输性能达到最高；/nS103：根据各子模块的压缩比、各子模块的时钟域、各子模块的FlipFlop以及各FPGA的通道资源数，将各子模块分割至多个FPGA中，并使分割结果满足：/n各FPGA间的互联线的总数目最小、分割的互连线都满足各子模块的传输时间机制且互连线满足时钟频率...

【技术特征摘要】
1.一种基于FPGA逻辑的软件分割方法，所述软件包括多个子模块；其特征在于，包括以下步骤：
S101:分析所述软件的时钟域，得到所述软件各子模块的运行时钟域；
分析所述软件各子模块的FlipFlop，得到各子模块的时间传输机制；
获取各FPGA的可用的通道资源数；
S102:为各子模块预设压缩比，使各子模块之间的信号传输性能达到最高；
S103：根据各子模块的压缩比、各子模块的时钟域、各子模块的FlipFlop以及各FPGA的通道资源数，将各子模块分割至多个FPGA中，并使分割结果满足：
各FPGA间的互联线的总数目最小、分割的互连线都满足各子模块的传输时间机制且互连线满足时钟频率约束；
各子模块之间的互联条件支持各子模块的时间传输机制；
在满足预设压缩比的情况下，占用各FPGA的总通道资源数最少。


2.根据权利要求1所述的基于FPGA逻辑的软件分割方法，其特征在于：预设的所述压缩比用于使各模块之间具有最小的整体时分复用。


3.根据权利要求1所述的分割方法，其特征在于，
所述S103中分割的具体过程为：
S101.1:提取所述软件的内容得到各模块之间的互联关系图；
S101.2:将各模块均抽象成节点,把模块间的互联抽象为连线,将所述软件转换为超图数据结构；
S101.3:对所述超图数据结构进行分析运算，对所述软件的各模块进行多个不同分...

【专利技术属性】
技术研发人员：张吉锋，李伟，
申请(专利权)人：上海国微思尔芯技术股份有限公司，
类型：发明
国别省市：上海;31