一种跨时钟域验证方法、装置、设备及介质制造方法及图纸

本申请公开了一种跨时钟域验证方法、装置、设备及介质，包括：获取片上系统中目标模块的接口定义文件，其中，所述接口定义文件中包括基于跨时钟域设计定义的接口信号时序信息；从所述接口定义文件中提取所述接口信号时序信息；基于所述接口信号时序信息对所述目标模块的跨时钟域设计进行验证。这样，利用基于跨时钟域设计定义的接口信号时序信息进行验证，能够降低跨时钟域验证的误报率，提升跨时钟域验证的效率。

【技术实现步骤摘要】
一种跨时钟域验证方法、装置、设备及介质
本申请涉及电路设计
，特别涉及一种跨时钟域验证方法、装置、设备及介质。
技术介绍
数字电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使各模块同步工作，而异步电路不需要时钟脉冲同步。因为同步电路可以很好的解决信号间的竞争冒险问题，得到各大EDA(即Electronicdesignautomation，电子设计自动化)厂家的广泛支持，所以同步电路成为现代数字电路设计的主流。随着大规模集成电路系统设计的飞速发展，SoC(即SystemonChip，片上系统)集成电路的规模越来越大。SoC通常会有多个子系统工作在不同的时钟频率上，而且多种接口也对时钟的工作频率提出了不同的需求。因此跨时钟信号的验证就成为一个巨大的挑战。常见的CDC(即ClockDomainCrossing，跨时钟域)问题有以下几类：1、跨时钟域信号缺少时钟域同步；2、一个信号经过不同分支路径的同步问题；3多个信号跨时钟的同步；4、同步信号数据保持问题。因为CDC问题的根源在于信号的亚稳态，传统的基于仿真的验证方法需要手本文档来自技高网...

【技术保护点】
1.一种跨时钟域验证方法，其特征在于，包括：/n获取片上系统中目标模块的接口定义文件，其中，所述接口定义文件中包括基于跨时钟域设计定义的接口信号时序信息；/n从所述接口定义文件中提取所述接口信号时序信息；/n基于所述接口信号时序信息对所述目标模块的跨时钟域设计进行验证。/n

【技术特征摘要】
1.一种跨时钟域验证方法，其特征在于，包括：
获取片上系统中目标模块的接口定义文件，其中，所述接口定义文件中包括基于跨时钟域设计定义的接口信号时序信息；
从所述接口定义文件中提取所述接口信号时序信息；
基于所述接口信号时序信息对所述目标模块的跨时钟域设计进行验证。


2.根据权利要求1所述的跨时钟域验证方法，其特征在于，所述基于所述接口信号时序信息对所述目标模块的跨时钟域设计进行验证，包括：
基于所述接口信号时序信息生成断言；
利用所述断言对所述目标模块的跨时钟域设计进行验证。


3.根据权利要求2所述的跨时钟域验证方法，其特征在于，所述利用所述断言对所述目标模块的跨时钟域设计进行验证，包括：
将所述断言绑定到仿真环境中，利用所述断言对所述目标模块的跨时钟域设计进行验证。


4.根据权利要求2所述的跨时钟域验证方法，其特征在于，所述利用所述断言对所述目标模块的跨时钟域设计进行验证，包括：
将所述断言绑定到形式验证环境中，利用所述断言对所述目标模块的跨时钟域设计进行验证。


5.根据权利要求4所述的跨时钟域验证方法，其特征在于，所述利用所述断言对所述目标模块的跨时钟域设计进行验证，包括：
利用所述断言产生所述目标模块对应的激励，并对所述目标模块的...

【专利技术属性】
技术研发人员：邵海波，魏武超，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：山东;37