【技术实现步骤摘要】
一种基于MIPS32指令系统的三级流水线CPU设计方法
本专利技术属于集成电路设计领域，具体涉及一种基于MIPS32指令系统的三级流水线CPU设计方法。
技术介绍
目前在寄存器传输级的CPU设计领域的主流为五级流水线CPU由于其结构为取值，移码，执行，存储器写入和写回PC寄存器五个部分，由于指令中存在复杂的数据冒险和结构冒险，导致CPU在指令运行时需要采用复杂的逻辑关系和电路设计解决，并且由于程序指令的复杂运行过程，导致CPU中为处理冒险所耗费较多资源，由于逻辑增加，使得时钟频率不可避免的降低，一定程度上影响了CPU的运算的速度。同时，由于具有较复杂的逻辑结构，而FPGA上的资源有限限制了CPU逻辑的结构不能太复杂，这一点在部分具有较少资源芯片时显得尤为重要，所以在设计中如果采取较为复杂的逻辑，很可能造成芯片的资源不足，无法成功进行综合。本专利技术所设计的三级流水线CPU能使用较少的CPU资源使CPU的各条指令得以正常运行，并且由于逻辑数量减少，一定程度上提升了CPU的时钟频率。
技术实现思路
要
【技术保护点】
1.一种基于MIPS32指令系统的三级流水线CPU设计方法，其特征在于：三级流水线由两个流水线寄存器和在其三个流水级中插入的模块构成；三级流水线CPU的运行过程由取指令、译码和执行三级组成；其流水情况为：/n
【技术特征摘要】
1.一种基于MIPS32指令系统的三级流水线CPU设计方法，其特征在于：三级流水线由两个流水线寄存器和在其三个流水级中插入的模块构成；三级流水线CPU的运行过程由取指令、译码和执行三级组成；其流水情况为：
CLK
1
2
3
4
5
INS1
IF
DECODE
EXE
INS2
IF
DECODE
EXE
INS3
IF
DECODE
EXE
其中：
IF——取指令
DECODE——译码
EXE——执行
CLK——时钟节拍数
INS——指令
所述的取指令过程：首先由多路选择器模块MUX1选择适合的PC值，将其PC值发送给对应的PC模块，PC模块再将对应的地址转送给指令存储器，进行取地址操作，除此之外，再将地址存入下一级流水线寄存器中；当指令存储器收到指令对应的地址时，进行取指令操作，将这一拍取出的指令存入下一级流水线寄存器中；
所述的译...
【专利技术属性】
技术研发人员：唐家祺，画佳恒，王硕，马可，刘耀坤，王澍，王喜平，何成骋，姚远，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。