面向对象的芯片级端口互连电路及其端口互连方法技术

本发明专利技术公开了一种面向对象的芯片级端口互连电路及其端口互连方法，其中，面向对象的芯片级端口互连电路包括：PAD模块，PAD模块用于实现芯片与外部电路的连接；CORE模块，CORE模块包括PINMUX单元、IOCTRL控制单元、CPU单元和多个IP核，其中，PINMUX单元分别与PAD模块和多个IP核连接，CPU单元用于对IOCTRL控制单元进行配置，以使IOCTRL控制单元通过PINMUX单元对PAD模块与各IP核的连接通路进行控制。该芯片级端口互连电路可快速、高质量地完成芯片研发过程中各类IP核端口之间的互连需求。

【技术实现步骤摘要】
面向对象的芯片级端口互连电路及其端口互连方法
本专利技术涉及芯片设计领域，具体涉及一种面向对象的芯片级端口互连电路和一种端口互连方法。
技术介绍
ASIC(ApplicationSpecificIntegratedCircuit，应用型专用集成芯片)针对特定应用场景研发，电路执行效率高，但芯片规模相对较小(1-1000万门)，不同研发项目之间的差异较大。PINMUX单元是ASIC芯片中内部IP核(IntellectualPropertyCore)与芯片顶层端口之间互连接的主要载体，研发过程与芯片研发同周期，其编码和验证效率对整个SoC(SystemonChip，片上系统)芯片的研发进度影响较大。由于没有时序约束和行业规范参考，PINMUX单元在实现方式上的差异很大。这就导致了不同项目之间的PINMUX单元几乎无法复用，从而无法快速、高质量地完成芯片研发过程中各类端口之间的互连需求。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的第一个目的在于提出一种面向对象的芯片级端口互连电路。该芯片级本文档来自技高网...

【技术保护点】
1.一种面向对象的芯片级端口互连电路，其特征在于，包括：/nPAD模块，所述PAD模块用于实现芯片与外部电路的连接；/nCORE模块，所述CORE模块包括PINMUX单元、IOCTRL控制单元、CPU单元和多个IP核，所述PINMUX单元分别与所述PAD模块和所述多个IP核连接，所述CPU单元用于对所述IOCTRL控制单元进行配置，以使所述IOCTRL控制单元通过所述PINMUX单元对所述PAD模块与各IP核的连接通路进行控制。/n

【技术特征摘要】
1.一种面向对象的芯片级端口互连电路，其特征在于，包括：
PAD模块，所述PAD模块用于实现芯片与外部电路的连接；
CORE模块，所述CORE模块包括PINMUX单元、IOCTRL控制单元、CPU单元和多个IP核，所述PINMUX单元分别与所述PAD模块和所述多个IP核连接，所述CPU单元用于对所述IOCTRL控制单元进行配置，以使所述IOCTRL控制单元通过所述PINMUX单元对所述PAD模块与各IP核的连接通路进行控制。


2.如权利要求1所述的面向对象的芯片级端口互连电路，其特征在于，所述PINMUX单元分别与所述PAD模块之间的连接为固定连接。


3.如权利要求1或2所述的面向对象的芯片级端口互连电路，其特征在于，
所述PAD模块包括第一端口和第二端口，所述第一端口用以连接外部电路；
所述CORE模块还包括第三端口，所述第三端口与所述第二端口固定连接；
所述PINMUX单元包括第四端口和第五端口，所述第四端口与所述第三端口固定连接，所述第五端口与所述多个IP核之间的连接为可控连接。


4.如权利要求3所述的面向对象的芯片级端口互连电路，其特征在于，所述第五端口与所述多个IP核之间的连接通路的个数为2n，其中，n为正整数。


5.如权利要求1所述的面向对象的芯片级端口互连电路，其特征在于，所述CPU单元还...

【专利技术属性】
技术研发人员：付英春，邵瑾，赵东艳，王于波，冯文楠，徐平江，
申请(专利权)人：北京智芯微电子科技有限公司，国网信息通信产业集团有限公司，国家电网有限公司，
类型：发明
国别省市：北京;11