【技术实现步骤摘要】
三极管及其形成方法
本申请涉及半导体制造
，具体涉及一种三极管及其形成方法。
技术介绍
随着半导体技术的发展，对其集成度的要求越来越高，其芯片结构也越来越复杂。三极管由于其器件特性被广泛应用于集成电路中，即使在互补金属氧化物半导体(complementarymetaloxidesemiconductor，CMOS)电路中也会根据其需要设置寄生的三极管。相关技术中，在集成电路，尤其是CMOS集成电路的布局中，由于优先需要考虑CMOS的性能，而改善CMOS的性能需要占用一定的空间，从而导致难以有足够的空间改善三极管的电性参数。
技术实现思路
本申请提供了一种三极管及其形成方法，可以解决相关技术中提供的三极管由于难以有足够的空间改变其结构以改善其电性参数从而导致其β值较低的问题。一方面，本申请实施例提供了一种三极管，包括：衬底，所述衬底中形成有集电区、发射区和基区；介质层，所述介质层形成于所述衬底上，所述介质层中形成有第一金属连线、第二金属连线和第三金属连线，所述第一金属连线的底端...
【技术保护点】
1.一种三极管，其特征在于，包括：/n衬底，所述衬底中形成有集电区、发射区和基区；/n介质层，所述介质层形成于所述衬底上，所述介质层中形成有第一金属连线、第二金属连线和第三金属连线，所述第一金属连线的底端与所述集电区连接，所述第二金属连线的底端与所述发射区连接，所述第三金属连线的底端与所述基区连接；/n所述第二金属连线的特征尺寸小于所述第一金属连线的特征尺寸，所述第二金属连线的特征尺寸小于所述第三金属连线的特征尺寸，所述第二金属连线的特征尺寸小于0.18微米。/n
【技术特征摘要】
1.一种三极管，其特征在于，包括：
衬底，所述衬底中形成有集电区、发射区和基区；
介质层，所述介质层形成于所述衬底上，所述介质层中形成有第一金属连线、第二金属连线和第三金属连线，所述第一金属连线的底端与所述集电区连接，所述第二金属连线的底端与所述发射区连接，所述第三金属连线的底端与所述基区连接；
所述第二金属连线的特征尺寸小于所述第一金属连线的特征尺寸，所述第二金属连线的特征尺寸小于所述第三金属连线的特征尺寸，所述第二金属连线的特征尺寸小于0.18微米。
2.根据权利要求1所述的三极管，其特征在于，所述衬底中还形成有深阱掺杂区，所述发射区和所述基区形成于所述深阱掺杂阱区中；
所述衬底中掺杂有第一类型的杂质，所述深阱掺杂阱区中掺杂有第二类型的杂质，所述集电区和所述发射区中掺杂有所述第一类型的杂质，所述基区中掺杂有所述第二类型的杂质；
当所述第一类型的杂质为P型杂质时，所述第二类型的杂质为N型杂质；当所述第一类型的杂质为N型杂质时，所述第二类型的杂质为P型杂质。
3.根据权利要求1所述的三极管，其特征在于，所述衬底中还形成有阱掺杂区和深阱掺杂区，所述集电区和所述发射区形成于所述阱掺杂区中，所述阱掺杂区和所述基区形成于所述深阱掺杂区中；
所述衬底中掺杂有第一类型的杂质，所述深阱掺杂阱区中掺杂有第二类型的杂质，所述阱掺杂区掺杂中有所述第一类型的杂质，所述集电区中掺杂有所述第一类型的杂质，所述发射区和所述基区中掺杂有所述第二类型的杂质；
当所述第一类型的杂质为P型杂质时，所述第二类型的杂质为N型杂质；当所述第一类型的杂质为N型杂质时，所述第二类型的杂质为P型杂质。
4.根据权利要求1至3中任一所述的三极管，其特征在于，所述第一金属连线、第二金属连线和第三金属连线包括钨。
5.根据权利要求1至3中任一所述的三极管，其特征在于，所述第一金属连线、第二金属连线和第三金属连线包括铝。
6.根据权利要求1至3中任一所述的三极管，其特征在于，所述第一金属连线、第二金属连线和第三金属连线包括铜。
7.一种三极管的形成方法，其特征在于，包括：
在衬底上形成介质层，所述衬底中形成有集电区、发射区和基区；
对所述介质层进行刻蚀，在所述介质层中形成第一通孔、第二通孔和第三通孔，所述第一通孔形成于所述集电区上且使所述集电区暴露，所述第二通孔形成于所述发射区上且使所述发射...
【专利技术属性】
技术研发人员：顾培楼，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。