半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有层间介质层，层间介质层内形成有开口，开口内形成有初始栅极结构，初始栅极结构包括位于开口底部和侧壁上的初始栅介质层、保形覆盖初始栅介质层的初始功函数层以及位于初始功函数层露出的剩余开口中的初始栅电极层；刻蚀部分厚度的初始栅电极层，剩余初始栅电极层作为栅电极层；形成栅电极层后，刻蚀开口侧壁上的部分高度的初始功函数层和初始栅介质层，剩余初始功函数层作为功函数层，剩余初始栅介质层作为栅介质层；在栅电极层的顶部形成第一保护层；在功函数层和栅介质层的顶部形成第二保护层。本发明专利技术实施例有利于提升半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着MOSFET器件等比例缩小，器件需要高介电常数(高k)作为栅极绝缘层以及金属作为栅极导电层的堆叠结构，以抑制由于多晶硅栅极耗尽问题带来的高栅极泄漏以及栅极电容减小等问题。为了更有效控制栅极堆叠的形貌(profile)，业界目前普遍采用后栅(gatelast)工艺，也即通常先在衬底上沉积多晶硅等材质的伪栅极，沉积层间介质层(ILD)之后去除伪栅极，随后在留下的栅极沟槽中填充高k金属栅(HK/MG)层的堆叠。之后，刻蚀ILD形成暴露源漏掺杂区的接触孔，在接触孔中沉积金属材质形成接触孔插塞(plug)。然而，随着器件集成度的提高，器件特征尺寸持续缩减，栅极长度与源漏区的尺寸都在等比例缩减，这给接触(contact)工艺带来了巨大挑战。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的性能。为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有层间介质层，所述层间介质层内形成有露出所述基底的开口，所述开口内形成有初始栅极结构，所述初始栅极结构包括位于所述开口底部和侧壁上的初始栅介质层、保形覆盖所述初始栅介质层的初始功函数层以及位于所述初始功函数层露出的剩余所述开口中的初始栅电极层；刻蚀部分厚度的所述初始栅电极层，剩余所述初始栅电极层作为栅电极层；形成所述栅电极层后，刻蚀所述开口侧壁上的部分高度的所述初始功函数层和初始栅介质层，剩余所述初始功函数层作为功函数层，剩余所述初始栅介质层作为栅介质层；在所述栅电极层的顶部形成第一保护层；在所述功函数层和栅介质层的顶部形成第二保护层。相应的，本专利技术实施例还提供一种半导体结构，包括：基底；层间介质层，位于所述基底上，所述层间介质层内形成有露出所述基底的开口；初始栅介质层，位于所述开口的底部和侧壁上；初始功函数层，保形覆盖于所述初始栅介质层上；栅电极层，位于所述初始功函数层露出的剩余所述开口中，所述栅电极层的顶部低于所述初始栅介质层和初始功函数层的顶部。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例刻蚀部分厚度的所述初始栅电极层后，剩余所述初始栅电极层作为栅电极层，再刻蚀所述开口侧壁上的部分高度的所述初始功函数层和初始栅介质层，剩余所述初始功函数层作为功函数层，剩余所述初始栅介质层作为栅介质层，通过进行两次刻蚀工艺分别刻蚀所述初始功函数层和初始栅介质层、以及所述初始栅电极层，从而防止刻蚀所述初始栅电极层的工艺对刻蚀所述初始功函数层和初始栅电极层的工艺产生影响，有利于提高对所述初始功函数层和初始栅介质层的刻蚀速率的均一性，进而提高所述功函数层和栅介质层的高度均一性，且有利于精确控制对初始功函数层和初始栅介质层的刻蚀量，防止出现功函数层和栅介质层的高度过小的问题，进而降低因功函数层和栅介质层的顶部与所述基底的距离过近而出现漏电流、击穿等问题的概率，提升了半导体结构的性能。可选方案中，所述基底包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区，沿垂直于所述初始栅极结构侧壁的方向，所述第二器件区的初始栅电极层宽度大于所述第一器件区的初始栅电极层宽度，与所述第一器件区相比，所述第二器件区的初始栅电极层露出的面积更大，在刻蚀所述初始栅电极层的步骤中，对所述第二器件区的初始栅电极层的刻蚀速率更快，与在同一步骤中刻蚀所述初始栅电极层、初始功函数层和初始栅介质层的方案相比，本专利技术实施例通过进行两次刻蚀工艺分别刻蚀所述初始功函数层和初始栅介质层、以及所述初始栅电极层，有利于防止因不同器件区的初始栅电极层的被刻蚀速率不同，而导致剩余初始栅电极层所露出的初始功函数层和初始栅介质层侧壁的面积不同的问题，从而避免出现不同器件区所述初始功函数层和初始栅介质层的被刻蚀速率不同的问题；因此，本专利技术实施例用于提高对所述初始功函数层和初始栅介质层的刻蚀速率的均一性的效果较为显著，从而能够显著提高不同器件的功函数层和栅介质层的高度均一性。附图说明图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；图4至图9是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图；图10至图13是本专利技术半导体结构的形成方法另一实施例中各步骤对应的结构示意图；图14是本专利技术半导体结构一实施例的结构示意图。具体实施方式目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。参考图1至图3，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。参考图1，提供基底1，所述基底1上形成有层间介质层2，所述层间介质层2内形成有露出所述基底1的开口(未标示)，所述开口内形成有初始栅极结构6，所述初始栅极结构6包括位于所述开口底部和侧壁上的初始栅介质层3、保形覆盖所述初始栅介质层3的初始功函数层4、以及位于所述初始功函数层4露出的剩余所述开口中的初始栅电极层5。参考图2，刻蚀部分厚度的所述初始栅电极层5、以及所述开口侧壁上的部分高度的所述初始功函数层4和初始栅介质层3，剩余所述初始栅电极层5作为栅电极层9，剩余所述初始功函数层4作为所述功函数层8，剩余所述初始栅介质层3作为栅介质层7，所述栅电极层9、功函数层8、栅介质层7构成栅极结构10。参考图3，在所述栅极结构10的顶部上形成保护层11。所述形成方法中在同一步骤中刻蚀所述初始栅电极层5、所述初始功函数层4、以及初始栅介质层3，但是，刻蚀所述初始栅电极层5的工艺步骤对刻蚀所述初始功函数层4和初始栅介质层3的工艺影响较大，例如：当对初始栅电极层5的刻蚀速率均一性较差时，在刻蚀所述初始栅电极层5的步骤中，剩余所述初始栅电极层5所露出的初始功函数层4和初始栅介质层3侧壁的面积也会有差异。具体地，沿垂直于所述初始栅极结构6侧壁的方向，当初始栅电极层6的宽度越宽时，对初始栅电极层5的刻蚀速率较快，剩余所述初始栅电极层5所露出的初始功函数层4和初始栅介质层3侧壁的面积则越大，对初始功函数层4和初始栅介质层3的刻蚀速率相应也越快。因此，当剩余所述初始栅电极层5所露出的初始功函数层4和初始栅介质层3侧壁的面积有差异时，这容易导致对所述初始功函数层4和初始栅介质层3的刻蚀速率均一性较差，从而导致所述功函数层8和栅介质层7的高度均一性较差；而且，这还容易导致难以精确控制对所述初始功函数层4和初始栅介质层3的刻蚀量，从而容易出现功函数层8和栅介质层7的高度过小的问题，进而导致出现因功函数层8和栅介质层7的顶部与所述基底1的距离过近而出现漏电流、击穿等问题的概率较高，所形成半导体结构的性能较差。为了解决所述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有层间介质层，所述层间介质层内形成有露出所述基底的开口，所述开口内形成有初始栅极结构，所述初始栅极结构包括位于所述开口底部和本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底上形成有层间介质层，所述层间介质层内形成有露出所述基底的开口，所述开口内形成有初始栅极结构，所述初始栅极结构包括位于所述开口底部和侧壁上的初始栅介质层、保形覆盖所述初始栅介质层的初始功函数层以及位于所述初始功函数层露出的剩余所述开口中的初始栅电极层；/n刻蚀部分厚度的所述初始栅电极层，剩余所述初始栅电极层作为栅电极层；/n形成所述栅电极层后，刻蚀所述开口侧壁上的部分高度的所述初始功函数层和初始栅介质层，剩余所述初始功函数层作为功函数层，剩余所述初始栅介质层作为栅介质层；/n在所述栅电极层的顶部形成第一保护层；/n在所述功函数层和栅介质层的顶部形成第二保护层。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有层间介质层，所述层间介质层内形成有露出所述基底的开口，所述开口内形成有初始栅极结构，所述初始栅极结构包括位于所述开口底部和侧壁上的初始栅介质层、保形覆盖所述初始栅介质层的初始功函数层以及位于所述初始功函数层露出的剩余所述开口中的初始栅电极层；
刻蚀部分厚度的所述初始栅电极层，剩余所述初始栅电极层作为栅电极层；
形成所述栅电极层后，刻蚀所述开口侧壁上的部分高度的所述初始功函数层和初始栅介质层，剩余所述初始功函数层作为功函数层，剩余所述初始栅介质层作为栅介质层；
在所述栅电极层的顶部形成第一保护层；
在所述功函数层和栅介质层的顶部形成第二保护层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅电极层的顶部形成所述第一保护层后，刻蚀所述开口侧壁上的部分高度的初始功函数层和初始栅介质层。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述栅电极层的顶部形成第一保护层的步骤中，所述第一保护层露出所述初始功函数层和初始栅介质层的顶部，且所述第一保护层覆盖所述栅电极层露出的初始功函数层侧壁；
以所述第一保护层为掩膜，刻蚀所述开口侧壁上的初始功函数层和初始栅介质层。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述栅介质层、功函数层和栅电极层构成栅极结构，且所述栅极结构与所述第一保护层、层间介质层围成凹槽；
形成所述第二保护层的步骤包括：填充所述凹槽，形成位于所述功函数层和栅介质层的顶部的第二保护层。


5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅电极层后，刻蚀所述开口侧壁上的所述初始功函数层和初始栅介质层之前，还包括：在所述栅电极层的顶部上形成牺牲层，所述牺牲层露出所述初始功函数层和初始栅介质层的顶部，且所述牺牲层覆盖所述栅电极层露出的初始功函数层的侧壁；
以所述牺牲层为掩膜，刻蚀所述开口侧壁上的部分高度的初始功函数层和初始栅介质层；
刻蚀所述开口侧壁上的部分高度的所述初始功函数层和初始栅介质层后，所述栅介质层、功函数层和栅电极层构成栅极结构，所述形成方法还包括：去除所述牺牲层，形成由所述栅极结构和层间介质层围成的凹槽；
形成所述第一保护层和第二保护层的步骤包括：填充所述凹槽，形成位于所述栅电极层顶部的所述第一保护层、以及位于所述栅介质层和功函数层顶部的所述第二保护层。


6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区，沿垂直于所述初始栅极结构侧壁的方向，所述第二器件区的初始栅电极层宽度大于所述第一器件区的初始栅电极层宽度。


7....

【专利技术属性】
技术研发人员：张城龙，崔龙，涂武涛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31