一种8T SRAM单元及存内计算装置制造方法及图纸

本发明专利技术涉及一种8T SRAM单元及存内计算装置。该装置包括一个8T SRAM单元阵列、一个输入驱动器、一个列译码和位线驱动模块、一个行解码器和N个数模转换模块。本发明专利技术中的8T SRAM单元阵列使用的计算模式采用的2比特输入的乘算模式，相比传统的8T结构的存算SRAM采用的1比特输入的计算模式，能够提高计算的精度，有利于提高数据计算的准确性。同时本发明专利技术中的8T SRAM单元阵列的2比特计算方案，和传统的8T结构的存算SRAM相比实现了2个传统8T结构的存算SRAM才能完成的功能，降低了阵列的面积，减小了整体SRAM的面积消耗以及能耗，提高了效率。

【技术实现步骤摘要】
一种8TSRAM单元及存内计算装置
本专利技术涉及存储器设计领域，特别是涉及一种8TSRAM单元及存内计算装置。
技术介绍
深度卷积神经网络(DCNNs)在人工智能等领域发展迅速，随着它的逐步发展，需要越来越多的考虑计算装置尺寸的大小、效率、能耗等方面的问题。传统的计算过程中，权重是在存储器和运算单元之间移动作用的，这不符合低功耗的要求。内存计算(IMC)对DCNNs加速越来越有吸引力。传统的8TSRAM结构晶体管数量较多，面积较大，还存在计算时计算精度不够高的问题，这不符合现在的需求。因此，如何设计一种计算精度高、功耗低的8TSRAM单元及多位8TSRAM结构的存内计算装置，成为本领域当前要解决的问题。
技术实现思路
本专利技术的目的是针对于传统的8TSRAM结构的存内计算装置存在的弊端，提供一种8TSRAM单元及存内计算装置，该装置将多个8TSRAM单元与外围存算结构相结合，并按列计算结果，提高了存内计算装置的计算效率。同时，以此为基础的8TSRAM单元，利用模拟信号计算完成二进制神经网络乘累加计算，提高了计算精度，减少本文档来自技高网...

【技术保护点】
1.一种8T SRAM单元，其特征在于，包括存储模块、传输模块和计算模块；/n所述存储模块的一端与VDD连接，另一端与所述传输模块连接，用于存储权重W；/n所述传输模块包括两个晶体管，分别为第一晶体管和第二晶体管，用于实现权重W的写入操作；/n所述第一晶体管的栅极和所述第二晶体管的栅极连接至字线WL，所述第一晶体管的源极连接至位线BL；/n所述第二晶体管的源极连接至位线BLB；/n所述计算模块的第一输入端与第一输入位线FWLM连接，所述计算模块的第二输入端与第二输入位线FWLL连接，所述计算模块的权重输入端与所述第一晶体管的漏极连接，用于进行乘累加操作。/n

【技术特征摘要】
1.一种8TSRAM单元，其特征在于，包括存储模块、传输模块和计算模块；
所述存储模块的一端与VDD连接，另一端与所述传输模块连接，用于存储权重W；
所述传输模块包括两个晶体管，分别为第一晶体管和第二晶体管，用于实现权重W的写入操作；
所述第一晶体管的栅极和所述第二晶体管的栅极连接至字线WL，所述第一晶体管的源极连接至位线BL；
所述第二晶体管的源极连接至位线BLB；
所述计算模块的第一输入端与第一输入位线FWLM连接，所述计算模块的第二输入端与第二输入位线FWLL连接，所述计算模块的权重输入端与所述第一晶体管的漏极连接，用于进行乘累加操作。


2.根据权利要求1所述的8TSRAM单元，其特征在于，所述存储模块包括两个PMOS晶体管，分别为第一PMOS晶体管和第二PMOS晶体管；
所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极与VDD连接；
所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的漏极与第二NMOS晶体管的漏极连接；
所述第一PMOS晶体管的漏极和所述第二PMOS晶体管的栅极与所述第一NMOS晶体管的漏极连接。


3.根据权利要求1所述的8TSRAM单元，其特征在于，所述传输模块进行权重W写入操作时，所述字线WL预充电到高电平，然后对所述位线BL和所述位线BLB进行充电或者放电操作，使得所述位线BL和所述位线BLB一个为高电平一个为低电平。


4.根据权利要求1所述的8TSRAM单元，其特征在于，所述计算模块包括四个晶体管，分别为第三晶体管、第四晶体管、第五晶体管、第六晶体管；
所述第三晶体管的栅极与所述第一输入位线FWLM连接，所述第三晶体管的源极与所述第四晶体管的漏极连接，所述第三晶体管的漏极和所述第六晶体管的漏极连接至读位线RBL；
所述第四晶体管的栅极和所述第五晶体管的栅极与所述第一晶体管的漏极连接，所述第四晶体管的源极与所述第五晶体管的源极接地；
所述第五晶体管的漏极与所述第六晶体管的源极连接；
所述第六晶体管的栅极与所述第二输入位线FWLL连接。


5.根据权利要求4所述的8TSRAM单元，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管分别为NMOS晶体管。


6.根据权利要求4所述的8TSRAM单元，其特征在于，所述计算模块进行乘累加操作时，IN[1]通过所述第一输入位线FWLM输入到所述第三晶体管的栅极，IN[0]通过所述第二输入位线FWLL输入到所述第六晶体管的栅极...

【专利技术属性】
技术研发人员：乔树山，陶皓，尚德龙，周玉梅，
申请(专利权)人：中科院微电子研究所南京智能技术研究院，
类型：发明
国别省市：江苏;32