一种RapidIO双通道数据实时组包传输方法技术

本发明专利技术提出了一种RapidIO双通道实时组包的传输方法，属于通信技术领域，本发明专利技术采用FPGA作为主控芯片，内部由协议接口模块，数据缓存模块，实时组包控制模块组成。其中实时组包模块是实现高效重组传输的主体部分，该模块通过对主通道和副通道数据流的交互控制，实现了两个通道的报文以Nwrite+Nwrite_R+Doorbell方式顺序传输至不同RapidIO节点或地址。本发明专利技术在实现自定义协议数据流与RapidIO协议实时转换的基础上，优化了双通道数据转入RapidIO总线的效率，并且本方法可以作为功能IP核嵌入任何FPGA程序中，使得FPGA对RapidIO总线读写开发简化、灵活性提高。

【技术实现步骤摘要】
一种RapidIO双通道数据实时组包传输方法
本专利技术属于通信

技术介绍
RapidIO是一种基于高性能包交换的互联连技术，其主要特点在于支持多种类型拓扑结构，灵活性强，协议层简单，系统开销小。RapidIO技术这些特点使得它能较好地满足处理机飞速发展对系统间极高数据率的传输需求。目前，RapidIO技术已在芯片到芯片、板与板间的高速传输中得到广泛和成熟地应用。在雷达系统中，经常需要通过RapidIO进行FPGA与CPU间的信息交互，而在FPGA中实现RapidIO的传输需要严格的时序控制，在实际使用中经常出现因为时序问题导致的整个RapidIO交换瘫痪的问题，针对此类问题，现有技术也有一些标准模块将RapidIO协议转换成更为简单的接口形式。如一种低系统开销的RAPIDIO数据传输方法(专利号：CN104023037A)涉及的，是通过大缓存先将整包数据存储，然后根据包头到包尾总的数据长度进行拆分组包传输，这种方法对组包控制的要求相对简单，但是需要开大缓存空间，传输延时大，带宽使用效率低。专利技术内容为提高R本文档来自技高网...

【技术保护点】
1.一种RapidIO双通道数据实时组包传输方法，其特征在于：/n由FPGA作为主控芯片，分别由自定义协议接口模块与RapidIO协议接口模块进行数据输入输出，两个端口数是二对一关系；/n协议接口模块将数据存入数据缓存模块；所述数据缓存模块包括两级缓存，第一级接收数据后进行位宽转换及时钟跨接；第二级缓存进行数据重组，当缓存了RapidIO一小包数据或者帧结束符到达时，暂停缓存写入，准备发送数据；/n实时组包控制模块控制所述数据缓存模块，全面协调两组数据的传输时序；所述实时组包模块实时监控双通道的状态，控制两级缓存的读写，并进行RapidIO的组包、发送时序控制，保证在双通道数据同时到达时，主副...

【技术特征摘要】
1.一种RapidIO双通道数据实时组包传输方法，其特征在于：
由FPGA作为主控芯片，分别由自定义协议接口模块与RapidIO协议接口模块进行数据输入输出，两个端口数是二对一关系；
协议接口模块将数据存入数据缓存模块；所述数据缓存模块包括两级缓存，第一级接收数据后进行位宽转换及时钟跨接；第二级缓存进行数据重组，当缓存了RapidIO一小包数据或者帧结束符到达时，暂停缓存写入，准备发送数据；
实时组包控制模块控制所述数据缓存模...

【专利技术属性】
技术研发人员：翟栋梁，洪畅，刁志龙，杨阳，
申请(专利权)人：中国船舶重工集团公司第七二四研究所，中国船舶集团有限公司，
类型：发明
国别省市：江苏;32