数据传输电路制造技术

本申请提供了一种数据传输电路，涉及电路设计领域，达到了避免资源浪费的目的。该数据传输电路包括主通信电路和与主通信电路连接的边带电路，边带电路包括：寄存器模块，与主通信电路电连接，用于接收主通信电路写入边带电路的通信数据；边带输入模块，与其它电路连接，用于接收其它电路输入边带电路的输入数据；数据处理模块，与边带输入模块电连接，与寄存器模块电连接，用于基于输入数据与寄存器模块进行数据交互；边带输出模块，与数据处理模块电连接，用于输出数据处理模块从寄存器模块获取的输出数据，从而实现使用边带电路代替主通信电路进行数据传输的目的，能够在一定程度上避免资源浪费。

【技术实现步骤摘要】
数据传输电路
本申请涉及电路设计领域，特别涉及一种数据传输电路。
技术介绍
UniversalSerialBus(通用串行总线)，用于规范电脑与外部设备的连接和通讯。USB4是目前最新的协议版本，具有更高的数据传输速率和更多的兼容性。USB4协议标准中具有主通信通道，主通信通道具有高速的数据传输通道，能够高效传输数据，但是在USB4协议标准的使用过程中，有时较低的数据传输速率即可满足要求，总是使用高速的主通信通道传输数据有可能造成资源浪费。
技术实现思路
本申请的一个目的在于在一定程度上缓解资源浪费的问题。为解决上述问题，本申请提供了一种数据传输电路，所述数据传输电路包括主通信电路和与所述主通信电路连接的边带电路，所述边带电路包括：寄存器模块，与所述主通信电路电连接，用于接收所述主通信电路写入所述边带电路的通信数据；边带输入模块，与其它电路连接，用于接收所述其它电路输入所述边带电路的输入数据；数据处理模块，与所述边带输入模块电连接，与所述寄存器模块电连接，用于基于所述输入数据与所述寄存器模块进行数据交互；边带输出模块，与所述数据处理模块电连接，用于输出所述数据处理模块从所述寄存器模块获取的输出数据。在本申请的一个实施例中，所述边带输入模块包括：边带输入子模块，用于接收所述输入数据；解码子模块，与所述边带输入子模块电连接，与所述数据处理模块电连接，用于将所述输入数据进行解码后传输至所述数据处理模块。在本申请的一个实施例中，所述数据处理模块还包括：寄存器仲裁子模块，与所述边带输入模块电连接，与所述寄存器模块电连接，用于判定所述输入数据进入所述寄存器模块的顺序，还用于判定所述输出数据输出所述寄存器模块的顺序。在本申请的一个实施例中，所述数据处理模块还包括：输出缓存子模块，与所述寄存器仲裁子模块电连接，与所述边带输出模块电连接，用于将所述输出数据进行缓存并传输至所述边带输出模块。在本申请的一个实施例中，所述输出缓存子模块与所述主通信电路电连接，用于转发所述主通信电路输出的主通信数据。在本申请的一个实施例中，所述数据处理模块还与所述主通信电路电连接，所述数据处理模块还包括：数据分发子模块，与所述边带输入模块连接，与所述寄存器仲裁子模块电连接，与所述主通信电路电连接，与所述输出缓存子模块电连接，用于将所述输入数据输入所述寄存器仲裁模块或所述主通信电路或所述输出缓存子模块。在本申请的一个实施例中，所述数据分发子模块还用于判断所述输入数据的格式是否有误，并将判断结果发送至所述输出缓存子模块。在本申请的一个实施例中，所述其它电路包括第一其它电路和第二其它电路，所述边带输入模块有两个，两个所述边带输入模块分别对应所述第一其它电路和所述第二其它电路；所述边带输出模块有两个，两个所述边带输出模块分别对应所述第一其它电路和所述第二其它电路；所述数据分发子模块有两个，两个所述数据分发子模块分别对应所述第一其它电路和所述第二其它电路；所述输出缓存子模块有两个，两个所述输出缓存子模块分别对应所述第一其它电路和所述第二其它电路。在本申请的一个实施例中，每个所述数据分发子模块与两个所述输出缓存子模块电连接，用于判定所述两个所述输出缓存子模块中接收所述输入数据的输出缓存子模块。在本申请的一个实施例中，所述边带输出模块包括：编码子模块，与所述数据处理模块电连接，用于对所述输出数据或所述主通信数据进行编码得到编码数据；边带输出子模块，与所述编码子模块电连接，用于输出所述编码数据。由上述技术方案可知，本申请至少具有如下优点和积极效果：本申请中提出的一种数据传输电路，包括主通信电路和与主通信电路连接的边带电路，边带电路包括寄存器模块、边带输入模块、数据处理模块和边带输出模块，寄存器模块与主通信电路电连接，用于接收主通信电路写入边带电路的通信数据，边带输入模块与其它电路连接，用于接收其它电路输入边带电路的输入数据，数据处理模块与边带输入模块电连接，与寄存器模块电连接，用于基于输入数据与寄存器模块进行数据交互，以基于输入数据向寄存器模块中写入数据或从寄存器模块中读出数据，边带输出模块与数据处理模块电连接，用于输出数据处理模块从寄存器模块获取的输出数据，从寄存器模块获取的输出数据可能是主通信电路写入边带电路的通信数据，输出数据也可能是其它电路输入边带电路的输入数据，从而实现使用边带电路代替主通信电路将主通信电路或与边带电路连接的其它电路中的数据进行传输的目的，能够在一定程度上避免使用主通信电路传输数据可能造成的资源浪费。附图说明图1示意性的示出了本申请的一个实施例的数据传输电路结构示意图；图2示意性的示出了本申请的一个实施例的数据传输电路结构示意图；图3示意性的示出了本申请的一个边带电路结构示意图；图4示意性的输出了本申请的边带模块功能模块结构与数据流向图；图5示意性的示出了本申请的一个数据处理模块内部与输出缓存数据流向图；图6示意性的示出了本申请的一个数据处理模块内部与判定模块数据流向图；图7示意性的示出了本申请的一个边带模块二级结构与数据流向图。附图标记：10、边带电路，11、寄存器模块，12、边带输入模块、13、数据处理模块，14、边带输出模块，15、其它电路，151、第二其它电路，152、第二其它电路；20、0侧组件，21、1侧组件，22、re-timer，23、re-timer的边带模块，24、数据处理模块；40、错误读写该re-timer组件的SB寄存器的无效反馈，41、正确格式读写re-timer组件的SB寄存器的数据或反馈，42、Lane模块要求的读1侧相邻寄存器的命令，43、判定0模块送来的转发数据，44、输出缓存1模块；50、错误读写该re-timer组件的SB寄存器的无效反馈，51、Lane模块发出读相邻寄存器后接收的数据，52、正确格式的读写SB寄存器数据，53、要转发的数据，54、判定0模块。具体实施方式体现本申请特征与优点的典型实施方式将在以下的说明中详细叙述。应理解的是本申请能够在不同的实施方式上具有各种的变化，其皆不脱离本申请的范围，且其中的说明及图示在本质上是当作说明之用，而非用以限制本申请。本实施例提供的一种数据传输电路包括主通信电路和与主通信电路连接的边带电路10。在本申请的一个实施例中，如图1所示，边带电路10包括寄存器模块11、边带输入模块12、数据处理模块13和边带输出模块14。图1示意性的示出了本申请的一个实施例的数据传输电路结构示意图。寄存器模块11与主通信电路电连接，用于接收主通信电路写入边带电路10的通信数据，边带输入模块12与其它电路15连接，用于接收其它电路15输入边带电路10的输入数据，数据处理模块13与边带输入模块12电连接，与寄存器模块11电连接，用于基于输入数据与寄存器模块11进行数据交互，边带输出模块14与数据处理模块13电连接，用于输出数据处理模块13从寄存器模块11获本文档来自技高网...

【技术保护点】
1.一种数据传输电路，其特征在于，包括：主通信电路和与所述主通信电路连接的边带电路，所述边带电路包括：/n寄存器模块，与所述主通信电路电连接，用于接收所述主通信电路写入所述边带电路的通信数据；/n边带输入模块，与其它电路连接，用于接收所述其它电路输入所述边带电路的输入数据；/n数据处理模块，与所述边带输入模块电连接，与所述寄存器模块电连接，用于基于所述输入数据与所述寄存器模块进行数据交互；/n边带输出模块，与所述数据处理模块电连接，用于输出所述数据处理模块从所述寄存器模块获取的输出数据。/n

【技术特征摘要】
1.一种数据传输电路，其特征在于，包括：主通信电路和与所述主通信电路连接的边带电路，所述边带电路包括：
寄存器模块，与所述主通信电路电连接，用于接收所述主通信电路写入所述边带电路的通信数据；
边带输入模块，与其它电路连接，用于接收所述其它电路输入所述边带电路的输入数据；
数据处理模块，与所述边带输入模块电连接，与所述寄存器模块电连接，用于基于所述输入数据与所述寄存器模块进行数据交互；
边带输出模块，与所述数据处理模块电连接，用于输出所述数据处理模块从所述寄存器模块获取的输出数据。


2.根据权利要求1所述的数据传输电路，其特征在于，所述边带输入模块包括：
边带输入子模块，用于接收所述输入数据；
解码子模块，与所述边带输入子模块电连接，与所述数据处理模块电连接，用于将所述输入数据进行解码后传输至所述数据处理模块。


3.根据权利要求1所述的数据传输电路，其特征在于，所述数据处理模块还包括：
寄存器仲裁子模块，与所述边带输入模块电连接，与所述寄存器模块电连接，用于判定所述输入数据进入所述寄存器模块的顺序，还用于判定所述输出数据输出所述寄存器模块的顺序。


4.根据权利要求3所述的数据传输电路，其特征在于，所述数据处理模块还包括：
输出缓存子模块，与所述寄存器仲裁子模块电连接，与所述边带输出模块电连接，用于将所述输出数据进行缓存并传输至所述边带输出模块。


5.根据权利要求4所述的数据传输电路，其特征在于，
所述输出缓存子模块与所述主通信电路电连接，用于转发所述主通信电路输出的主通信数据。


6.根据权利...

【专利技术属性】
技术研发人员：齐雪静，刘小卫，
申请(专利权)人：牛芯半导体深圳有限公司，
类型：发明
国别省市：广东;44