一种多通道DDS芯片基板封装结构及方法技术

本发明专利技术公开了一种多通道DDS芯片基板封装结构及方法，对多通道差分对信号的布线、电源地平面的布局、以及键合指、引出端排布进行设计，各个通道的差分对采用弧形走线且非平行走线方式，并在差分对的水平方向和下层、下两层敷设电源地平面，各个通道的电源地平面相互独立并保持一定的隔离间距，减小了各个通道电源地平面之间的串扰和耦合，显著降低了多通道DDS芯片的信号损耗以及提高了各个传输通道间的隔离度。旨在解决现有技术中存在的多通道DDS芯片信号的衰减越来越严重以及传输通道之间的隔离度越来越低的技术问题。

【技术实现步骤摘要】
一种多通道DDS芯片基板封装结构及方法
本专利技术涉及集成电路封装
，尤其涉及一种多通道DDS芯片基板封装结构及方法。
技术介绍
直接数字频率合成器(DirectDigitalSynthesizer，DDS)是现代雷达信号源的重要组成部分，其技术指标直接影响雷达系统的性能。与传统的频率合成方法相比较，DDS的合成技术作为一种新的频率合成技术，具有高频率分辨率、高频率稳定度和频率捷变速度快等诸多优点，广泛应用于多雷达、电子通信系统中。直接数字频率合成技术是一种数字频率合成芯片，为提升系统集成度，往往需要在单芯片中集成多个DDS内核，形成多通道DDS。但多通道DDS的高集成度会带来其他问题，其中最严重的问题是各通道输出信号间的相互馈通，带来通道间噪声，影响输出信号质量。影响多通道DDS输出性能的影响是多方面的，包括裸芯片本身的输出性能、封装的输出性能以及PCB板的输出性能。其中封装影响最大，其输出信号的布局布线结构直接关系到输出差分对信号的阻抗匹配、信号衰减以及通道间的噪声屏蔽等。目前国内外围绕多通道DDS输出的封装布局布线结构和方法多采用传统的QFP、CQFP、QFN和CQFN等标准封装架构，即各个管脚采用标准的引线结构，该结构难以匹配高速高频的差分对信号输出，导致信号质量下降。另外，通道间信号均为平行走线，无隔离金属包裹，通道间信号的相互馈通大，大幅降低了通道间隔离度。近年，有同行对传统封装的结构进行了改进以及采用了基板的封装结构，通过在输出信号的周围增加了隔离地层和采用“三明治”结构等，稍微改善了信号的衰减和通道间的隔离度。这些方法都只考虑了隔离地层对信号质量和通道间隔离度的影响，未对输出信号的布线、电源地平面的布局、键合指以及引出端的排布做更多的考虑。随着多通道DDS芯片的发展，其传输频率越来越高、集成内核数和通道数越来越多且通道越来越紧密，这必将导致封装上信号的衰减越来越严重以及传输通道之间的隔离度越来越低。因此，如何降低多通道DDS芯片的信号衰减，提高传输通道之间的隔离度，是一个亟需解决的技术问题。上述内容仅用于辅助理解本专利技术的技术方案，并不代表承认上述内容是现有技术。
技术实现思路
本专利技术的主要目的在于提供一种多通道芯片基板封装结构及方法，旨在解决现有技术中存在的多通道芯片信号的衰减越来越严重以及传输通道之间的隔离度越来越低的技术问题。为实现上述目的，本专利技术提出一种多通道芯片基板封装结构，其特征在于，所述多通道芯片基板封装结构包括基板（1）、裸芯片（2）以及连接基板与裸芯片的多对键合线（3），所述基板包括第一金属层（5）、第二金属层（6）、第三金属层（7）、第四金属层（8）、设置于相邻金属层间的介质层（4）以及互连孔（9）；其中：所述第一金属层（5）包括多块通道线布局区域，每块通道线布局区域设置有第一金属层印制电源平面（15）、第一金属层印制地平面（16）和多对印制线（10），所述第二金属层（6）设置有第二金属层印制地平面（18），所述第三金属层（7）设置有第三金属层印制电源平面（19）；每块通道线布局区域的第一金属层印制地平面（16）包裹印制线（10）设置，第二金属层印制地平面（18）包裹第一金属层的差分对印制线（10）和第一金属层印制地平面（16）设置；所述第三金属层印制电源平面（19）包裹第一金属层的差分对印制线（10）、第一金属层的印制地平面（16）和第一金属层印制电源平面（15）设置；所述通道线布局区域的印制线（10）采用弧形走线，每块通道线布局区域印制线（10）的走线互不平行；优选的，一种多通道芯片基板封装结构，所述每块通道线布局区域的第一金属层印制电源平面（15）包括两个分设在第一金属层印制地平面（16）两侧的第一金属印制电源平面A和第一金属印制电源平面B，第一金属层印制地平面（16）与相邻通道印制电源平面A保持间隔为100~500μm；通道线布局区域的第一金属层印制电源平面B与相邻通道线布局区域的第一金属层印制电源平面A并行设置；其中：第一金属印制电源平面B的设置长度小于第一金属印制电源平面A的设置长度，使得：通道线布局区域的第一金属层印制电源平面A和相邻通道线布局区域的第一金属层印制电源平面B的并行长度设置为0.5mm~5mm。优选的，一种多通道芯片基板封装结构，所述第一金属层印制电源平面（15）设置有用于键合第一金属层印制电源平面（15）与键合线（3）的电源信号键合指（13）；所述第一金属层印制地平面（16）设置有用于键合第一金属层印制地平面（16）与键合线（3）的地信号键合指（14）；所述基板上（1）设置有用于键合印制线（10）与键合线（3）的差分对信号正端键合指（11）和差分对信号负端键合指（12）。优选的，一种多通道芯片基板封装结构，所述第四金属层（8）设置有差分对信号正端引出端焊盘（20）、差分对信号负端引出端焊盘（21）、电源信号引出端焊盘（22）、地信号引出端焊盘（23）。优选的，一种多通道芯片基板封装结构，每块通道线布局区域的印制线（10）走线方向与Y轴角度呈0~80°，每块通道线布局区域印制线（10）的走线线长为0.5~10mm，线宽为10~150μm，线距为10~300μm，厚度为10~25μm。优选的，一种多通道芯片基板封装结构，所述基板（1）的第一金属层（5）、第二金属层（6）、第三金属层（7）、第四金属层（8）均设置有互连孔焊盘。优选的，一种多通道芯片基板封装结构，所述互连孔（9）包括盲孔和/或埋孔和/或通孔，所述互连孔（9）直径为60~150μm。优选的，一种多通道芯片基板封装结构，所述介质层（4）采用陶瓷或有机材料，所述介质层（4）厚度为30~300μm。本专利技术还提出一种多通道芯片基板封装方法，所述多通道芯片基板封装方法包括如下步骤：构建包括第一金属层、第二金属层、第三金属层、第四金属层以及设置于相邻金属层之间介质层构成的基板；在第一金属层设置多块通道线布局区域，每块通道线布局区域设置第一金属层印制电源平面、第一金属层印制地平面和多对弧形印制线，每块通道线布局区域设置的印制线互不平行；设置第一金属层印制地平面包裹印制线，设置第二金属层印制地平面包裹第一金属层的差分对印制线和第一金属层印制地平面，设置第三金属层印制电源平面包裹第一金属层的差分对印制线、第一金属层的印制地平面和第一金属层印制电源平面；优选的，一种多通道芯片基板封装方法，所述每块通道线布局区域的第一金属层印制电源平面（15）包括两个分设在第一金属层印制地平面（16）两侧的第一金属印制电源平面A和第一金属印制电源平面B，第一金属层印制地平面（16）与相邻通道印制电源平面A保持间隔为100~500μm；通道线布局区域的第一金属层印制电源平面B与相邻通道线布局区域的第一金属层印制电源平面A并行设置；其中：第一金属印制电源平面B的设置长度小于第一金属印制电源平面A的设置长度，使得：通道线布局区域的第一金属层印制电源平面A和相邻通本文档来自技高网...

【技术保护点】
1.一种多通道芯片基板封装结构，其特征在于，所述多通道芯片基板封装结构包括基板（1）、裸芯片（2）以及连接基板与裸芯片的多对键合线（3），所述基板包括第一金属层（5）、第二金属层（6）、第三金属层（7）、第四金属层（8）以及设置于相邻金属层间的介质层（4）以及互连孔（9）；其中：/n所述第一金属层（5）包括多块并行设置的通道线布局区域，每块通道线布局区域设置有第一金属层印制电源平面（15）、第一金属层印制地平面（16）和多对印制线（10），所述第二金属层（6）设置有第二金属层印制地平面（18），所述第三金属层（7）设置有第三金属层印制电源平面（19）；/n每块通道线布局区域的第一金属层印制地平面（16）包裹印制线（10）设置，第二金属层印制地平面（18）包裹第一金属层的差分对印制线（10）和第一金属层印制地平面（16）设置；所述第三金属层印制电源平面（19）包裹第一金属层的差分对印制线（10）、第一金属层的印制地平面（16）和第一金属层印制电源平面（15）设置；/n所述通道线布局区域的印制线（10）采用弧形走线，每块通道线布局区域印制线（10）的走线互不平行。/n

【技术特征摘要】
1.一种多通道芯片基板封装结构，其特征在于，所述多通道芯片基板封装结构包括基板（1）、裸芯片（2）以及连接基板与裸芯片的多对键合线（3），所述基板包括第一金属层（5）、第二金属层（6）、第三金属层（7）、第四金属层（8）以及设置于相邻金属层间的介质层（4）以及互连孔（9）；其中：
所述第一金属层（5）包括多块并行设置的通道线布局区域，每块通道线布局区域设置有第一金属层印制电源平面（15）、第一金属层印制地平面（16）和多对印制线（10），所述第二金属层（6）设置有第二金属层印制地平面（18），所述第三金属层（7）设置有第三金属层印制电源平面（19）；
每块通道线布局区域的第一金属层印制地平面（16）包裹印制线（10）设置，第二金属层印制地平面（18）包裹第一金属层的差分对印制线（10）和第一金属层印制地平面（16）设置；所述第三金属层印制电源平面（19）包裹第一金属层的差分对印制线（10）、第一金属层的印制地平面（16）和第一金属层印制电源平面（15）设置；
所述通道线布局区域的印制线（10）采用弧形走线，每块通道线布局区域印制线（10）的走线互不平行。


2.如权利要求1所述的一种多通道芯片基板封装结构，其特征在于，所述每块通道线布局区域的第一金属层印制电源平面（15）包括两个分设在第一金属层印制地平面（16）两侧的第一金属印制电源平面A（1501）和第一金属印制电源平面B（1502），第一金属层印制地平面（16）与相邻通道印制电源平面A保持间隔为100~500μm；
通道线布局区域的第一金属层印制电源平面B（1502）与相邻通道线布局区域的第一金属层印制电源平面A（1501）并行设置；其中：
第一金属印制电源平面B（1502）的设置长度小于第一金属印制电源平面A（1501）的设置长度，使得：
通道线布局区域的第一金属层印制电源平面A（1501）和相邻通道线布局区域的第一金属层印制电源平面B（1502）的并行长度设置为0.5mm~5mm。


3.如权利要求2所述的一种多通道芯片基板封装结构，其特征在于，所述第一金属层印制电源平面（15）设置有用于键合第一金属层印制电源平面（15）与键合线（3）的电源信号键合指（13）；所述第一金属层印制地平面（16）设置有用于键合第一金属层印制地平面（16）与键合线（3）的地信号键合指（14）；所述基板上（1）设置有用于键合印制线（10）与键合线（3）的差分对信号正端键合指（11）和差分对信号负端键合指（12）。


4.如权利要求2所述的一种多通...

【专利技术属性】
技术研发人员：单国峰，何善亮，
申请(专利权)人：成都振芯科技股份有限公司，
类型：发明
国别省市：四川;51