半导体装置和其制作方法制造方法及图纸

本公开提供了一种半导体装置和其制作方法。所述半导体装置包含III‑V族材料层、第一栅极、第二栅极和第一钝化层。所述第一栅极和所述第二栅极位于所述III‑V族材料层上。所述第一钝化层位于所述第一栅极上。所述第一栅极中的元素的第一激活率不同于所述第二栅极中的所述元素的第二激活率。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置和其制作方法
本公开涉及一种半导体装置和其制作方法，并且更具体地涉及一种具有在不同于另一栅极的栅极中激活的元素的半导体装置和其制作方法。
技术介绍
包含直接带隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件由于其特性而可以在各种条件或各种环境中(例如，在不同的电压和频率下)运行或工作。半导体组件可以包含异质结双极性晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、调制掺杂FET(MODFET)等。
技术实现思路
在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含III-V族材料层、第一栅极、第二栅极和第一钝化层。所述第一栅极和所述第二栅极安置在所述III-V族材料层上。所述第一钝化层安置在所述第一栅极上。所述第一栅极中的元素的第一激活率(activationratio)不同于所述第二栅极中的所述元素的第二激活率。在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含III-V族材料层、第一掺杂本文档来自技高网...

【技术保护点】
1.一种半导体装置，其包括：/nIII-V族材料层；/n位于所述III-V族材料层上的第一栅极和第二栅极；以及/n位于所述第一栅极上的第一钝化层；/n其中所述第一栅极中的元素的第一激活率不同于所述第二栅极中的所述元素的第二激活率。/n

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其包括：
III-V族材料层；
位于所述III-V族材料层上的第一栅极和第二栅极；以及
位于所述第一栅极上的第一钝化层；
其中所述第一栅极中的元素的第一激活率不同于所述第二栅极中的所述元素的第二激活率。


2.根据权利要求1所述的半导体装置，其中所述第一钝化层直接接触所述第一栅极。


3.根据权利要求2所述的半导体装置，其中所述第一钝化层完全覆盖所述第一栅极。


4.根据权利要求1所述的半导体装置，其中所述第一栅极包括：
位于所述III-V族材料层上的第一部分；以及
位于所述第一部分上的第二部分，其中所述第一钝化层直接接触所述第一栅极的所述第一部分。


5.根据权利要求1所述的半导体装置，其进一步包括：
位于所述第二栅极上的第二钝化层，其中所述第一钝化层的材料不同于所述第二钝化层的材料。


6.根据权利要求5所述的半导体装置，其中所述第二钝化层直接接触所述第二栅极。


7.根据权利要求5所述的半导体装置，其中所述第二钝化层直接接触所述第一栅极。


8.根据权利要求5所述的半导体装置，其中所述第二钝化层直接接触所述第一钝化层。


9.根据权利要求5所述的半导体装置，其中所述第二钝化层覆盖所述第一钝化层。


10.根据权利要求5所述的半导体装置，其中所述第一钝化层安置在所述第一栅极与所述第二钝化层之间。


11.根据权利要求5所述的半导体装置，其中所述第二栅极包括：
位于所述III-V族材料层上的第一部分；以及
位于所述第一部分上的第二部分，其中所述第二钝化层直接接触所述第二栅极的所述第一部分。


12.根据权利要求5所述的半导体装置，其中所述第一钝化层和所述第二钝化层独立地包括氧化硅、氮化硅、氧化铝、氮化铝或其组合。


13.根据权利要求1所述的半导体装置，其中所述元素为镁。


14.一种半导体装置，其包括：
III-V族材料层；
位于所述III-V族材料层上的第一掺杂III-V族层和第二掺杂III-V族层；
位于所述第一掺杂III-V族层上的第一介电层；以及
位于所述第二掺杂III-V族层上的第二介电层，其中所述第一介电层的材料不同于所述第二介电层的材料。


15.根据权利要求14所述的半导体装置，其中所述第一介电层直接接触所述第一掺杂III-V族层。


16.根据权利要求14所述的半导体装置，其中所述第二介电层直接接触所述第二掺杂III-V族层。


17.根据权利要求14所述的半导体装置，其中所述第二介电层直接接触所述第一掺杂III-V族层。


18.根据权利要求14所述的半导体装置，其中所述第一介电层的厚度比所述第二介电层的厚度小。


19.根据权利要求14所述的半导体装置，其中所述第一介电层的厚度等于或大于约


20.根据权利...

【专利技术属性】
技术研发人员：赵起越，高吴昊，陈祖儿，
申请(专利权)人：英诺赛科珠海科技有限公司，
类型：发明
国别省市：广东;44