半导体设备、系统和控制方法技术方案

本公开的实施例涉及半导体设备、系统和控制方法。为了提供具有数字受控DC‑DC转换器的半导体设备，其能够在抑制增加的面积的同时稳定反馈操作，半导体设备10包括DC‑DC转换器14、闪速存储器17和控制闪速存储器17的处理器18，DC‑DC转换器14的特性由控制参数21确定，其中闪速存储器17和处理器18二者都以基于DC‑DC转换器14的输出的电源来操作。控制参数21被存储在闪速存储器17中，并且当DC‑DC转换器14操作时，控制参数21由处理器18从闪速存储器17读取，并且设置在DC‑DC转换器14中。

【技术实现步骤摘要】
半导体设备、系统和控制方法相关申请的交叉引用于2019年6月21日提交的、申请号为No.2019-115547的日本专利申请的公开，包括其说明书、附图和说明书摘要，以其整体通过引用并入本文。
本专利技术涉及半导体设备、系统和控制方法，例如，具有非易失性存储设备和DC电压转换器(后文中被称为DC-DC转换器，或简单地被称为转换器)的半导体设备、系统并且包括相同半导体设备的控制方法。
技术介绍
作为DC-DC转换器，存在模拟控制系统和数字控制系统。例如，通常的模拟控制方法和数字控制方法的DC-DC转换器包括如在图11中示出的配置。图11A示出了模拟受控的DC-DC转换器的配置，图11B示出了数字受控的DC-DC转换器的配置。在模拟受控的DC-DC转换器中，晶体管MP1、MN1由栅极驱动器开关，以通过切换流过电感器(线圈)Lout和电容器Cout的电流来生成输出电压Vout。所生成的输出电压Vout被补偿(诸如，由包括电阻器和电容器的补偿电路进行相位补偿)，并且所生成的输出电压Vout由比较器CMP1与参考电压进行比较。通过比本文档来自技高网...

【技术保护点】
1.一种半导体设备，包括：/n转换器，所述转换器由控制参数表征；/n非易失性存储设备，所述非易失性存储设备利用所述转换器的输出电压来操作；以及/n处理器，所述处理器利用所述转换器的所述输出电压来操作，并且控制所述非易失性存储设备，/n其中所述控制参数被存储在所述非易失性存储设备中，并且/n其中所述控制参数由所述处理器从所述非易失性存储设备中读取，并且在所述转换器输出所述输出电压时，所述控制参数被设置在所述转换器中。/n

【技术特征摘要】
20190621 JP 2019-1155471.一种半导体设备，包括：
转换器，所述转换器由控制参数表征；
非易失性存储设备，所述非易失性存储设备利用所述转换器的输出电压来操作；以及
处理器，所述处理器利用所述转换器的所述输出电压来操作，并且控制所述非易失性存储设备，
其中所述控制参数被存储在所述非易失性存储设备中，并且
其中所述控制参数由所述处理器从所述非易失性存储设备中读取，并且在所述转换器输出所述输出电压时，所述控制参数被设置在所述转换器中。


2.根据权利要求1所述的半导体设备，所述转换器包括：
数字控制回路，所述数字控制回路由所述控制参数表征；
模拟控制回路，所述模拟控制回路包括预定特性；
第一模式切换电路，所述第一模式切换电路被耦合到所述数字控制回路和所述模拟控制回路，并且所述第一模式切换电路被配置为通过第一模式切换信号，在所述数字控制回路与所述模拟控制回路之间进行选择，并且
其中所述转换器的所述输出电压通过由所述第一模式切换电路选择的所述数字控制回路或所述模拟控制回路来确定。


3.根据权利要求2所述的半导体设备，所述转换器还包括寄存器，所述寄存器被耦合到所述数字控制回路，
其中在所述模拟控制回路被所述第一模式切换电路选择时，所述控制参数被设置到所述寄存器。


4.根据权利要求3所述的半导体设备，所述数字控制回路包括：
补偿电路，所述补偿电路由来自所述寄存器的所述控制参数表征，并且所述补偿电路被供应有数字信号，所述数字信号对应于在所述转换器的所述输出电压与参考电压之间的误差；以及
第一比较器，所述第一比较器比较随时间改变的比较信号，并且输出PWM信号，
其中所述模拟控制回路包括第二比较器，所述第二比较器将对应于所述误差的模拟信号与预定阈值相比较，并且输出PFM信号，并且
其中所述PWM信号和所述PFM信号由所述第一模式切换电路来选择。


5.根据权利要求4所述的半导体设备，所述转换器还包括：
软启动控制电路，所述软启动控制电路在所述补偿电路操作之前输出预定信号；以及
第二模式切换电路，所述第二模式切换电路通过第二模式切换信号，在所述补偿电路的输出和所述软启动控制电路的输出之间进行选择；
其中所述第一比较器将由所述第二模式切换电路选择的信号与所述比较信号相比较，并且输出所述PWM信号。


6.根据权利要求4所述的半导体设备，所述第一模式切换电路包括：
多个第一触发器电路，所述多个第一触发器电路被串联耦合，并且所述PFM信号被供应给所述多个第一触发器电路的各个时钟端子；
第一逻辑电路，第一信号经由所述多个第一触发器电路被供应给所述第一逻辑电路，并且所述第一模式切换信号被供应给所述第一逻辑电路，
多个第二触发器电路，所述多个第二触发器电路被串联耦合，并且所述PWM信号被供应给所述多个第二触发器电路的各个时钟端子；
第二逻辑电路，第二信号经由所述多个第二触发器电路被供应给所述第二逻辑电路，并且所述第一逻辑电路的输出被供应给所述第二逻辑电路；以及
选择器，所述选择器根据所述第二逻辑电路的输出来选择所述PWM信号或所述PFM信号；
其中当所述第一模式切换信号指示选择所述PWM信号时，在与串联耦合的所述第一触发器电路和所述第二触发器电路的级的数目相对应的时间延迟之后，所述选择器选择所述PWM信号。


7.根据权利要求6所述的半导体设备，
其中基于所述第一模式切换信号，所述多个第一触发器电路被复位；
其中基于所述第一逻辑电路的输出，所述多个第二触发器电路被复位；
其中所述选择器被供应有第三逻辑电路的输出以及所述PWM信号，所述第三逻辑电路被提供有所述第一逻辑电路的所述输出以及所述PFM信号。


8.根据权利要求6所述的半导体设备，所述第一模式切换电路还包括：
第四逻辑电路，所述第一信号、基于复位信号的信号、基于所述PFM信号的信号以及测试信号被供应给所述第四逻辑电路；以及
第五逻辑电路，所述第二信号、基于所述复位信号的信号、所述PWM信号以及所述测试信号被供应给所述第五逻辑电路；...

【专利技术属性】
技术研发人员：野中亮，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP