斜坡补偿电路、生成斜坡补偿电流的方法及转换器技术

本发明专利技术提供了一种斜坡补偿电路、生成斜坡补偿电流的方法及转换器，由于第一电流为固定电流，因此，可以在第一时段如占空比小于50％的时段，通过固定的较小斜率的斜坡补偿电流对DC‑DC转换器的电感电流进行补偿。由于第二电流随第一电容的电压或电流变化而变化，且第三电流是第二电流的镜像电流，因此，在采用第一电流和第三电流对第一电容进行充电的过程中，第二电流的斜率是逐渐增大的，从而使得斜坡补偿电流即第二电流的另一个镜像电流第四电流的斜率也是逐渐增大的，进而可以在第二时段如在占空比大于50％的时段，采用斜率逐渐增大的斜坡补偿电流对电感电流进行补偿，进而可以保证DC‑DC转换器的稳定输出。

【技术实现步骤摘要】
斜坡补偿电路、生成斜坡补偿电流的方法及转换器
本专利技术涉及DC-DC转换器
，更具体地说，涉及一种斜坡补偿电路、生成斜坡补偿电流的方法及转换器。
技术介绍
在使用PWM(Pulse-WidthModulation，脉冲脉宽调制)电流模式控制DC-DC转换器时，会在电感电流上增加斜坡补偿电流，以避免定周期切换的功率开关管占空比大于50％时，DC-DC转换器控制环路产生次谐波震荡，影响DC-DC转换器的稳定输出。在占空比大于50％时，增加的斜坡补偿电流的斜率必须大于电感电流在下降时斜率绝对值的50％，因此，若是采用固定斜率的斜波补偿电流，在占空比较小时，斜波补偿电流的值会远大于期望值，导致电感电流相对于斜坡补偿电流太小，进而导致DC-DC转换器的控制环路产生共振双极点，使得控制环路不稳定。
技术实现思路
有鉴于此，本专利技术提供了一种斜坡补偿电路、生成斜坡补偿电流的方法及转换器，以解决DC-DC转换器的控制环路不稳定的问题。为实现上述目的，本专利技术提供如下技术方案：一种斜坡补偿电路，包括补偿控制模块、第一电流产生模块、第一电容、第二电流产生模块；所述补偿控制模块与所述第一电流产生模块的输入端和所述第二电流产生模块的输入端分别相连，所述第一电容的第一端与所述第一电流产生模块的输出端和所述第二电流产生模块的输出端相连，所述第一电容的第二端接地；所述第一电流产生模块用于产生第一电流，所述第一电流为固定电流；所述第二电流产生模块用于采样所述第一电容的电压或电流，将所述电压或电流转换为第二电流，并根据所述第二电流生成第三电流和第四电流，所述第二电流随所述第一电容的电压或电流变化而变化，所述第三电流和所述第四电流为所述第二电流的镜像电流，所述第四电流为斜坡补偿电流；所述补偿控制模块用于在第一时段，控制所述第一电流产生模块向所述第一电容输出所述第一电流，以通过所述第一电流对所述第一电容充电，在第二时段，控制所述第一电流产生模块向所述第一电容输出所述第一电流、控制所述第二电流产生模块向所述第一电容输出所述第三电流，以通过所述第一电流和所述第三电流向所述第一电容充电，在第三时段，控制所述第一电流产生模块和所述第二电流产生模块停止向所述第一电容充电，以使所述第一电容放电。可选地，所述补偿控制模块包括第一信号生成模块和第二信号生成模块；所述第一信号生成模块用于根据时钟信号，生成第一控制信号；所述第二信号生成模块用于根据所述时钟信号，生成第二控制信号，所述第二控制信号为占空比为50％的脉冲信号；所述补偿控制模块通过向所述第一电流生成模块的输入端输入所述第一控制信号，控制所述第一电流生成模块在所述第一时段和所述第二时段向所述第一电容输出所述第一电流、在所述第三时段停止向所述第一电容输出电流；所述补偿控制模块通过向所述第二电流生成模块的输入端输入所述第二控制信号，控制所述第二电流生成模块在所述第二时段向所述第一电容输出所述第三电流、在所述第一时段和所述第三时段停止向所述第一电容输出电流。可选地，所述第一电流产生模块包括第一电流源、第一电阻、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管；所述第一电流源的输入端与参考电压端相连，所述第一电流源的输出端与所述第一晶体管的第一端相连，所述第一晶体管的第二端接地，所述第一晶体管的第一端与所述第一晶体管的控制端相连，所述第一电阻与所述第一电流源并联；所述第一晶体管的控制端与所述第二晶体管的控制端相连，所述第二晶体管的第二端接地，所述第二晶体管的第一端与所述第三晶体管的第一端相连，所述第三晶体管的第二端与所述参考电压端相连，所述第三晶体管的控制端与所述第四晶体管的控制端相连；所述第四晶体管的第二端与所述参考电压端相连，所述第四晶体管的第一端与所述第五晶体管的第一端相连，所述第五晶体管的第二端接地，所述第五晶体管的控制端与所述第一电流产生模块的输入端相连；所述第五晶体管的第一端与所述第一电容的第一端相连，所述第五晶体管的第二端与所述第一电容的第二端相连，所述第五晶体管的第一端为所述第一电流产生模块的输出端。可选地，所述第五晶体管为PMOS晶体管或NMOS晶体管；若所述第五晶体管为PMOS晶体管，则所述第一时段和所述第二时段，所述第一控制信号为高电平，所述第三时段，所述第一控制信号为低电平；若所述第五晶体管为NMOS晶体管，则所述第一时段和所述第二时段，所述第一控制信号为低电平，所述第三时段，所述第一控制信号为高电平。可选地，所述第二电流产生模块包括第一误差放大器、第二电阻、第三电阻、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管；所述第一误差放大器的第一输入端与所述第一电容的第一端相连，所述第一误差放大器的第二端与所述第二电阻的第一端相连，所述第二电阻的第二端接地；所述第一误差放大器的输出端与所述第六晶体管的控制端相连，所述第六晶体管的第二端与所述第二电阻的第一端相连，所述第六晶体管的第一端与所述第七晶体管第一端相连，所述第七晶体管的第二端与参考电压端相连，所述第七晶体管的第一端和所述第七晶体管的控制端相连；所述第八晶体管的第二端与所述参考电压端相连，所述第八晶体管的第一端与所述第三电阻的第一端相连，所述第三电阻的第二端接地，所述第八晶体管的控制端与所述第七晶体管的控制端相连；所述第九晶体管的第二端与所述参考电压端相连，所述第九晶体管的控制端与所述第七晶体管的控制端相连，所述第九晶体管的第一端与所述第十晶体管的第二端相连，所述第十晶体管的第一端与所述第一电容的第一端相连，所述第十晶体管的控制端与所述第二电流产生模块的输入端相连，所述第十晶体管的第一端为所述第二电流产生模块的输出端。可选地，所述第二电流产生模块包括第二电阻、第三电阻、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十一晶体管；所述第四晶体管的第一端通过所述第十一晶体管与所述第五晶体管的第一端相连，所述第十一晶体管的第二端与所述第五晶体管的第一端相连，所述第十一晶体管的第一端与所述第四晶体管的第一端相连，所述第十一晶体管的控制端与所述第六晶体管的控制端相连，所述第十一晶体管的第一端与所述第十一晶体管的控制端相连；所述第六晶体管的第二端与所述第二电阻的第一端相连，所述第二电阻的第二端接地；所述第六晶体管的第一端与所述第七晶体管第一端相连，所述第七晶体管的第二端与参考电压端相连，所述第七晶体管的第一端和所述第七晶体管的控制端相连；所述第八晶体管的第二端与所述参考电压端相连，所述第八晶体管的第一端与所述第三电阻的第一端相连，所述第三电阻的第二端接地，所述第八晶体管的控制端与所述第七晶体管的控制端相连；所述第九晶体管的第二端与所述参考电压端相连，所述第九晶体管的控制端与所述第七晶体管的控制端相连，所述第九晶体管的第一端与所述第十晶体管的第二端相连，所述第十晶体管的第一端与所述第一电容的第一端相连，所本文档来自技高网...

【技术保护点】
1.一种斜坡补偿电路，其特征在于，包括补偿控制模块、第一电流产生模块、第一电容、第二电流产生模块；/n所述补偿控制模块与所述第一电流产生模块的输入端和所述第二电流产生模块的输入端分别相连，所述第一电容的第一端与所述第一电流产生模块的输出端和所述第二电流产生模块的输出端相连，所述第一电容的第二端接地；/n所述第一电流产生模块用于产生第一电流，所述第一电流为固定电流；/n所述第二电流产生模块用于采样所述第一电容的电压或电流，将所述电压或电流转换为第二电流，并根据所述第二电流生成第三电流和第四电流，所述第二电流随所述第一电容的电压或电流变化而变化，所述第三电流和所述第四电流为所述第二电流的镜像电流，所述第四电流为斜坡补偿电流；/n所述补偿控制模块用于在第一时段，控制所述第一电流产生模块向所述第一电容输出所述第一电流，以通过所述第一电流对所述第一电容充电，在第二时段，控制所述第一电流产生模块向所述第一电容输出所述第一电流、控制所述第二电流产生模块向所述第一电容输出所述第三电流，以通过所述第一电流和所述第三电流向所述第一电容充电，在第三时段，控制所述第一电流产生模块和所述第二电流产生模块停止向所述第一电容充电，以使所述第一电容放电。/n...

【技术特征摘要】
1.一种斜坡补偿电路，其特征在于，包括补偿控制模块、第一电流产生模块、第一电容、第二电流产生模块；
所述补偿控制模块与所述第一电流产生模块的输入端和所述第二电流产生模块的输入端分别相连，所述第一电容的第一端与所述第一电流产生模块的输出端和所述第二电流产生模块的输出端相连，所述第一电容的第二端接地；
所述第一电流产生模块用于产生第一电流，所述第一电流为固定电流；
所述第二电流产生模块用于采样所述第一电容的电压或电流，将所述电压或电流转换为第二电流，并根据所述第二电流生成第三电流和第四电流，所述第二电流随所述第一电容的电压或电流变化而变化，所述第三电流和所述第四电流为所述第二电流的镜像电流，所述第四电流为斜坡补偿电流；
所述补偿控制模块用于在第一时段，控制所述第一电流产生模块向所述第一电容输出所述第一电流，以通过所述第一电流对所述第一电容充电，在第二时段，控制所述第一电流产生模块向所述第一电容输出所述第一电流、控制所述第二电流产生模块向所述第一电容输出所述第三电流，以通过所述第一电流和所述第三电流向所述第一电容充电，在第三时段，控制所述第一电流产生模块和所述第二电流产生模块停止向所述第一电容充电，以使所述第一电容放电。


2.根据权利要求1所述的斜坡补偿电路，其特征在于，所述补偿控制模块包括第一信号生成模块和第二信号生成模块；
所述第一信号生成模块用于根据时钟信号，生成第一控制信号；
所述第二信号生成模块用于根据所述时钟信号，生成第二控制信号，所述第二控制信号为占空比为50％的脉冲信号；
所述补偿控制模块通过向所述第一电流生成模块的输入端输入所述第一控制信号，控制所述第一电流生成模块在所述第一时段和所述第二时段向所述第一电容输出所述第一电流、在所述第三时段停止向所述第一电容输出电流；
所述补偿控制模块通过向所述第二电流生成模块的输入端输入所述第二控制信号，控制所述第二电流生成模块在所述第二时段向所述第一电容输出所述第三电流、在所述第一时段和所述第三时段停止向所述第一电容输出电流。


3.根据权利要求2所述的斜坡补偿电路，其特征在于，所述第一电流产生模块包括第一电流源、第一电阻、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管；
所述第一电流源的输入端与参考电压端相连，所述第一电流源的输出端与所述第一晶体管的第一端相连，所述第一晶体管的第二端接地，所述第一晶体管的第一端与所述第一晶体管的控制端相连，所述第一电阻与所述第一电流源并联；
所述第一晶体管的控制端与所述第二晶体管的控制端相连，所述第二晶体管的第二端接地，所述第二晶体管的第一端与所述第三晶体管的第一端相连，所述第三晶体管的第二端与所述参考电压端相连，所述第三晶体管的控制端与所述第四晶体管的控制端相连；
所述第四晶体管的第二端与所述参考电压端相连，所述第四晶体管的第一端与所述第五晶体管的第一端相连，所述第五晶体管的第二端接地，所述第五晶体管的控制端与所述第一电流产生模块的输入端相连；
所述第五晶体管的第一端与所述第一电容的第一端相连，所述第五晶体管的第二端与所述第一电容的第二端相连，所述第五晶体管的第一端为所述第一电流产生模块的输出端。


4.根据权利要求3所述的斜坡补偿电路，其特征在于，所述第五晶体管为PMOS晶体管或NMOS晶体管；
若所述第五晶体管为PMOS晶体管，则所述第一时段和所述第二时段，所述第一控制信号为高电平，所述第三时段，所述第一控制信号为低电平；
若所述第五晶体管为NMOS晶体管，则所述第一时段和所述第二时段，所述第一控制信号为低电平，所述第三时段，所述第一控制信号为高电平。


5.根据权利要求2或3所述的斜坡补偿电路，其特征在于，所述第二电流产生模块包括第一误差放大器、第二电阻、第三电阻、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管；
所述第一误差放大器的第一输入端与所述第一电容的第一端相连，所述第一误差放大器的第二端与所述第二电阻的第一端相连，所述第二电阻的第二端接地；
所述第一误差放大器的输出端与所述第六晶体管的控制端相连，所述第六晶体管的第二端与所述第二电阻的第一端相连，所述第六晶体管的第一端与所述第七晶体管第一端相连，所述第七晶体管的第二端与参考电压端相连，所述第七晶体管的第一端和所述第七晶体管的控制端相连；
所述第八晶体管的第二端与所述参考电压端相连，所述第八晶体管的第一端与所述第三电阻的第一端相连，所述第三电阻的第二端接地，所述第八晶体管的控制端与所述第七晶体管的控制端相连；
所述第九晶体管的第二端与所述参考电压端相连，所述第九晶体管的控制端与所述第七晶体管的控制端相连，所述第九晶体管的第一端与所述第十晶体管的第二端相连，所述第十晶体管的第一端与所述第一电容的第一端相连，所述第十晶体管的控制端与所述第二电流产生模块的输入端相连，所述第十晶体管的第一端为所述第二电流产生模块的输出端。

【专利技术属性】
技术研发人员：严之嶽，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：上海;31