【技术实现步骤摘要】
用于保留计算近存储器操作中的错误校正能力的技术
技术介绍
确保数据的可靠性对于存储器和存储设备而言是显著挑战。典型方法是利用存储器控制器来执行错误码校正(ECC)过程，这涉及利用冗余比特对数据集进行编码(例如，在写过程期间)并对该数据集进行解码(例如，在读过程期间)，同时使用冗余比特来检测并纠正数据集中的差错。存储器控制器随后可将经错误校正的数据提供给处理器或其它组件(例如，加速器设备)以对经错误校正数据执行操作。为了缓解由冗余比特造成的开销，要受保护免于损坏的每个数据集的大小往往相对较大，例如两千比特或四千比特。然而，对于其中可以在存储器中对数据执行计算(例如，在存储器管芯上，而不是由处理器或计算设备的其它组件)的架构而言，上述方案呈现低效率。更具体而言，从数据所驻留的存储器介质向存储器控制器发送数据(例如，通过总线)以执行错误校正过程并且随后通过总线从存储器控制器发送返回经错误校正数据消耗能量和时间并且可能消除原本将通过在存储器中执行计算获得的任何效率。此外，基于在存储器内发生的读操作的数量和频率，待纠正的差错比特的数量会增加。在错误码校正的强度受限...
【技术保护点】
1.一种存储器，包括：/n存储器介质；/n耦合到所述存储器介质的介质访问电路，其中，所述介质访问电路用于：/n发起对从所述存储器介质读取的数据的错误校正；/n检测错误码校正调节状态，所述错误码校正调节状态指示所发起的错误校正的失败；/n调节针对所述存储器介质的电压以消除所述错误码校正调节状态；以及/n响应于确定所述错误码校正调节状态被消除，对所读取的数据执行所述错误校正。/n
【技术特征摘要】
20190621 US 16/448,1261.一种存储器，包括：
存储器介质；
耦合到所述存储器介质的介质访问电路，其中，所述介质访问电路用于：
发起对从所述存储器介质读取的数据的错误校正；
检测错误码校正调节状态，所述错误码校正调节状态指示所发起的错误校正的失败；
调节针对所述存储器介质的电压以消除所述错误码校正调节状态；以及
响应于确定所述错误码校正调节状态被消除，对所读取的数据执行所述错误校正。
2.根据权利要求1所述的存储器，其中，发起对从所述存储器介质读取的数据的错误校正包括：作为所述存储器中的计算操作的一部分来发起对从所述存储器介质读取的数据的错误校正。
3.根据权利要求2所述的存储器，其中，所述介质访问电路还用于：通过所述介质访问电路中的错误校正逻辑单元来向所述介质访问电路中的状态机发送指示存在所述错误码校正调节状态的信号。
4.根据权利要求3所述的存储器，其中，调节针对所述存储器介质的电压以消除所述错误码校正调节状态还包括：
由介质管理逻辑响应于所述信号而暂停所述计算操作。
5.根据权利要求4所述的存储器，其中，调节针对所述存储器介质的电压以消除所述错误码校正调节状态还包括：由所述介质管理逻辑向所述存储器介质发送新的参考电压值。
6.根据权利要求4所述的存储器，其中，所述介质访问电路还用于：由所述状态机响应于所述信号而恢复所述计算操作。
7.根据权利要求4所述的存储器，其中，所述介质访问电路还用于：向所述状态机发送指示所述错误码校正调节状态被消除的信号。
8.根据权利要求1所述的存储器，其中，所述介质访问电路还用于：从所述存储器介质读取在用于执行所述计算操作的请求中所指定的数据。
9.根据权利要求8所述的存储器，其中，从所述存储器介质读取在用于执行所述计算操作的所述请求中所指定的数据包括：从位于具有所述介质访问电路的管芯上的所述存储器介质读取来自所述存储器介质的数据。
10.根据权利要求8所述的存储器，其中，从所述存储器介质读取在用于执行所述计算操作的所述请求中所指定的数据包括：读取在所述请求中所指定的数据，所述数据包括错误码校正比特。
11.一种方法，包括：
由存储器的介质访问电路发起对从与所述介质访问电路耦合的存储器介质读取的数据的错误校正；
检测错误码校正调节状态，所述错误码校正调节状态指示所发起的错误校正的失败；
调节针对所述存储器介质的电压以消除所述错误码校正调节状态，以及
响应于确定所述错误码校正调节状态被消除，对所读取的数据执行错误校正。
12.根据权利要求11所述的方法，其中，发起对...
【专利技术属性】
技术研发人员：C·肖汉，吴微，R·孙达拉姆，S·富岛，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。