一种基于张弛振荡器的时钟产生电路制造技术

本发明专利技术属于时钟电路技术领域，公开了一种基于张弛振荡器的时钟产生电路，包括：逻辑译码模块U1、偏置电流模块U2、比较器模块、频率选择模块U3、反馈电路模块U4以及负载电容C

【技术实现步骤摘要】
一种基于张弛振荡器的时钟产生电路
本专利技术涉及时钟电路
，特别涉及一种基于张弛振荡器的时钟产生电路。
技术介绍
时钟电路广泛地存在于数字电路、模拟电路以及混合信号电路中，可用于电荷泵的时钟源，信号采集电路，开关电容电路等诸多电路模块。现有的时钟频率信号通常由2N+1级反相器相连而成，或者由PLL频率综合生成。然而，由级联反相器组成的电路结构简单但是精度低；PLL锁相环精度高且生成的频率高，但是结构繁琐且需要外接晶振产生所需要的参考频率，必然需要增加芯片的面积与重量，同时通常只能输出一种频率信号，适用面受限。因此，需要一种能够兼容时钟信号的高精度，宽范围多通道的时钟电路。
技术实现思路
本专利技术提供一种基于张弛振荡器的时钟产生电路，达到了形成多通道，高精度的时钟信号的技术效果。为解决上述技术问题，本专利技术提供了一种基于张弛振荡器的时钟产生电路，包括：逻辑译码模块U1、偏置电流模块U2、比较器模块、频率选择模块U3、反馈电路模块U4以及负载电容CL；所述逻辑译码模块U1的输出端与所述电流偏置模块U2的控制端相连；所述偏置电流模块U2的输出端与所述比较器模块相连，提供偏置电流；所述偏置电流模块U2的输出端与所述频率选择模块U3相连，提供校准电流；所述比较器模块的正输入端与所述频率选择模块U3的输出端相连，并通过所述负载电容CL接地，所述比较器模块的输出端为输出时钟CLK；所述反馈电路模块U4的输出端与所述比较器模块的负输入端相连，所述反馈电路模块U4的输入端与所述比较器模块的输出端相连。进一步地，所述反馈电路模块U4包括：第一NMOS管、第二NMOS管、反相器、第一电阻和第二电阻；所述第一NMOS管的漏极与所述比较器模块的负输入端相连，所述第一NMOS管的源极通过第二电阻接地，所述第一NMOS管的栅极与所述比较器模块的输出端相连；所述第二NMOS管的漏极与所述比较器模块的负输入端相连，所述第二NMOS管的源极通过依次通过串联的第一电阻和第二电阻接地，且所述第二NMOS管的源极连接基准电压Vref，所述第二NMOS管的栅极通过所述反相器连接所述比较器模块的输出端。进一步地，所述偏置电流模块采用威尔逊电流镜和自偏置共源共栅电流镜结构。本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：本申请实施例中提供的基于张弛振荡器的时钟产生电路，基于比较器模块、反馈电路模块U4以及负载电容CL建立了基于振荡器架构的单频道的基础时钟电路，为了实现高精度和多通道的频率生成的目的，增加了逻辑译码模块U1、偏置电流模块U2以及频率选择模块U3，在一定(1uA)偏置电流情况下可以产生5.5MHz～30MHz的频率范围；同时，可以在一定输入偏置电流下，通过配置端口来实现多种不同的频率输出，并为每一种频率提供频率校准，从而提高输出频率的精度提升信号精度，还能够生成多通道输出。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：图1为本专利技术实施例提供的基于张弛振荡器的时钟产生电路的结构示意图；图2为本专利技术实施例提供的基于张弛振荡器的单频道时钟电路的结构示意图；图3为本专利技术实施例提供的在输入偏置1uA，A、B、C三种不同配置下的仿真图；图4为本专利技术实施例提供的偏置电流模块U2的一种具体电路结构；图5为本专利技术实施例提供的频率选择模块U3的一种具体电路结构。具体实施方式本申请实施例通过提供一种基于张弛振荡器的时钟产生电路，达到了形成多通道，高精度的时钟信号的技术效果。为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细说明，应当理解本专利技术实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。参见图1，一种基于张弛振荡器的时钟产生电路，包括：逻辑译码模块U1、偏置电流模块U2、比较器模块112、频率选择模块U3、反馈电路模块U4以及负载电容CL。所述逻辑译码模块U1的输出端L<1:7>104与所述电流偏置模块U2的控制端相连；端口A、端口B和端口C为其数字输入端。所述偏置电流模块U2的第一输出端与所述比较器模块112相连，提供偏置电流；所述偏置电流模块U2的第二输出端与所述频率选择模块U3相连，提供校准电流，从而能够为每个频率提供频率校准。所述比较器模块112的正输入端与所述频率选择模块U3的输出端相连，并通过所述负载电容CL接地，所述比较器模块112的输出端为输出时钟CLK。所述反馈电路模块U4的输出端与所述比较器模块112的负输入端相连，所述反馈电路模块U4的输入端与所述比较器模块112的输出端相连。具体来说，所述反馈电路模块U4包括：第一NMOS管M1、第二NMOS管M2、反相器、第一电阻R1和第二电阻R2；所述第一NMOS管M1的漏极与所述比较器模块112的负输入端相连，所述第一NMOS管M1的源极通过第二电阻R2接地，所述第一NMOS管M1的栅极与所述比较器模块112的输出端相连；所述第二NMOS管M2的漏极与所述比较器模块112的负输入端相连，所述第二NMOS管M2的源极通过依次通过串联的第一电阻R1和第二电阻R2接地，且所述第二NMOS管M2的源极连接基准电压Vref，所述第二NMOS管M2的栅极通过所述反相器连接所述比较器模块112的输出端。时钟的输出端口OUT，根据时钟的高低电平，反馈电路模块U4为比较器模块112的负输入端提供不同的电压；其中，Ibias为偏置电流输入端；EN端为使能端，EN＝0时正常工作。进一步地，所述偏置电流模块采用威尔逊电流镜和自偏置共源共栅电流镜结构，从而极大程度上提高了电流幅值精度，从而提升整体的信号精度。一般来说，为取消单管作为开关存在的阈值电压损失，采取传输门逻辑实现无阈值损失开关。下面将进一步说明。所述电流偏置模块U2为所述比较器模块112提供恒定偏置电流，还为所述频率选择模块U3提供可校准的偏置电流；所述频率选择模块U3内部包含由2个电流源组成的电荷泵，通过配置端口A、端口B和端口C实现电流源充放电电流的变化，从而改变对所述负载电容CL的充放电时间来控制频率；所述逻辑译码模块U1通过在不同配置下微调电荷泵的充放电电流来实现频率的精确控制；输出由所述比较器模块112的输出端提供。当输出时钟CLK为高电平时，比较器负端电压为：所述负载电容CL放电至VL时，所述比较器模块112输出低电平，此时VH＝Vref，电荷泵对CL充电，当充电至Vref时，时钟信号再次发生反转，可以通过改变R1与R2值可以调控频率。本文档来自技高网...

【技术保护点】
1.一种基于张弛振荡器的时钟产生电路，其特征在于，包括：逻辑译码模块、偏置电流模块、比较器模块、频率选择模块、反馈电路模块以及负载电容；/n所述逻辑译码模块的输出端与所述电流偏置模块的控制端相连；/n所述偏置电流模块的输出端与所述比较器模块相连，提供偏置电流；/n所述偏置电流模块的输出端与所述频率选择模块相连，提供校准电流；/n所述比较器模块的正输入端与所述频率选择模块的输出端相连，并通过所述负载电容接地，所述比较器模块的输出端为输出时钟CLK；/n所述反馈电路模块的输出端与所述比较器模块的负输入端相连，所述反馈电路模块的输入端与所述比较器模块的输出端相连。/n

【技术特征摘要】
1.一种基于张弛振荡器的时钟产生电路，其特征在于，包括：逻辑译码模块、偏置电流模块、比较器模块、频率选择模块、反馈电路模块以及负载电容；
所述逻辑译码模块的输出端与所述电流偏置模块的控制端相连；
所述偏置电流模块的输出端与所述比较器模块相连，提供偏置电流；
所述偏置电流模块的输出端与所述频率选择模块相连，提供校准电流；
所述比较器模块的正输入端与所述频率选择模块的输出端相连，并通过所述负载电容接地，所述比较器模块的输出端为输出时钟CLK；
所述反馈电路模块的输出端与所述比较器模块的负输入端相连，所述反馈电路模块的输入端与所述比较器模块的输出端相连。


2.如权利要求1所述的基于张弛振荡器的时钟产...

【专利技术属性】
技术研发人员：智玉欣，蔡小五，赵海涛，刘海南，曾传滨，罗家俊，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11