针对反馈数模转换器所引入的失配误差进行校正的∑-Δ模数转换器电路制造技术

本公开的实施例涉及一种针对反馈数模转换器所引入的失配误差进行校正的∑‑Δ模数转换器电路。一种∑‑Δ调制器包括：生成N位码字流的N位量化电路、以及具有N位DAC电路的反馈信号路径，该N位DAC电路由于失配误差而具有非理想操作，该N位DAC电路转换N位码字流以生成反馈信号。数字DAC复制电路提供N位DAC电路的数字复制。数字复制虑及由于失配误差而导致的N位DAC电路126的非理想操作，并且转换N位码字流以生成在功能上等同于从N位DAC电路输出的反馈信号的P位码字流，其中P>N。

【技术实现步骤摘要】
针对反馈数模转换器所引入的失配误差进行校正的∑-Δ模数转换器电路相关申请的交叉引用本申请要求于2019年6月10日提交的美国临时专利申请No.62/859,531的优先权，其公开内容通过引用并入本文。
实施例总体上涉及模数转换器电路，并且具体地涉及∑-Δ模数转换器电路。
技术介绍
图1示出了常规∑-Δ模数转换器电路10的时域框图。电路10包括一阶∑-Δ调制器电路12，该一阶∑-Δ调制器电路12具有被配置为接收模拟输入信号A的输入和被配置为生成数字输出信号B的输出，该数字输出信号B由经脉冲密度调制的1位码的脉冲流组成。由信号B的脉冲流中的脉冲数的计数除以已知时间间隔内的输入信号A的样本总数(由采样速率fs设置)而形成的比率，表示输入信号A的瞬时幅度。电路10还包括抽取器电路14，该抽取器电路14对数字输出信号B的脉冲流中的脉冲进行累加和求平均，以便以抽取速率fd所设置的数据速率生成由多位(M位，其中M>>1)数字字流组成的数字信号C，其中fd<<fs(在本领域中称为过采样)。一阶∑-本文档来自技高网...

【技术保护点】
1.一种∑-Δ模数转换器电路，包括：/n差分电路，具有被配置为接收输入信号的第一输入、被配置为接收反馈信号的第二输入、以及被配置为生成差异信号的输出；/n第k阶环路滤波器电路，被配置为对所述差异信号进行滤波并且生成变化信号；/nN位量化电路，被配置为以采样频率速率对所述变化信号进行采样，对采样后的所述变化信号进行量化，并且生成N位码字流；/nN位数模转换器(DAC)电路，被配置为转换所述N位码字流以生成所述反馈信号，其中所述N位DAC电路由于失配误差而具有非理想操作；以及/n数字DAC复制电路，提供所述N位DAC电路的数字复制，所述数字复制虑及由于失配误差而导致的所述N位DAC电路的所述非理想...

【技术特征摘要】
20190610 US 62/859,531;20200608 US 16/895,1831.一种∑-Δ模数转换器电路，包括：
差分电路，具有被配置为接收输入信号的第一输入、被配置为接收反馈信号的第二输入、以及被配置为生成差异信号的输出；
第k阶环路滤波器电路，被配置为对所述差异信号进行滤波并且生成变化信号；
N位量化电路，被配置为以采样频率速率对所述变化信号进行采样，对采样后的所述变化信号进行量化，并且生成N位码字流；
N位数模转换器(DAC)电路，被配置为转换所述N位码字流以生成所述反馈信号，其中所述N位DAC电路由于失配误差而具有非理想操作；以及
数字DAC复制电路，提供所述N位DAC电路的数字复制，所述数字复制虑及由于失配误差而导致的所述N位DAC电路的所述非理想操作，所述数字DAC复制电路被配置为转换所述N位码字流，以输出在功能上等同于从所述N位DAC电路输出的所述反馈信号的P位码字流，其中P>N。


2.根据权利要求1所述的电路，其中与所述失配误差相关联的噪声被高通噪声整形，所述电路还包括低通滤波器，所述低通滤波器被配置为滤除高通噪声整形后的所述失配误差的高频分量。


3.根据权利要求2所述的电路，其中所述低通滤波器由抽取器电路实现，所述抽取器电路被配置为以抽取频率速率抽取所述P位码字流以生成M位字流，其中M>P。


4.根据权利要求1所述的电路，还包括抽取器电路，所述抽取器电路被配置为以抽取频率速率抽取所述P位码字流以生成M位字流，其中M>P。


5.根据权利要求1所述的电路，还包括校准电路，所述校准电路被配置为对所述数字DAC复制电路进行编程以提供所述N位DAC电路的所述数字复制。


6.根据权利要求5所述的电路，其中所述校准电路包括：
估计N位DAC电路；
附加的差分电路，被配置为生成所述反馈信号，作为从所述N位DAC电路输出的第一信号与从所述估计N位DAC电路输出的第二信号之间的差；
第一多路复用电路，具有被配置为接收所述N位码字流的第一输入和被配置为接收N位校准码字的第二输入，其中所述第一多路复用电路的输出被施加到所述N位DAC电路的输入；
第二多路复用电路，具有被配置为接收N位空码字的第一输入和被配置为接收所述N位码字流的第二输入，其中所述第二多路复用电路的输出被施加到所述估计N位DAC电路的输入；以及
控制和处理电路，具有被配置为接收所述N位码字流的第一输入、以及被配置为生成用于对所述数字DAC复制电路进行编程的编程信号的输出，其中所述控制和处理电路以校准模式控制所述第一多路复用电路和所述第二多路复用电路来选择所述第二输入，针对所述N位校准码字施加值，并且响应于所施加的值而处理所述N位码字流，以确定针对所施加的值的所述N位DAC电路的所述失配误差，以便对所述数字DAC复制电路进行编程以提供所述数字复制。


7.根据权利要求6所述的电路，其中所述控制和处理电路还以正常操作模式控制所述第一多路复用电路和所述第二多路复用电路来选择所述第一输入。


8.根据权利要求6所述的电路，其中所述控制和处理电路还针对所述N位校准码字施加一系列值，并且响应于所施加的一系列值而处理所述N位码字流，以确定针对所施加的一系列值的所述N位DAC电路的所述失配误差，以便对所述数字DAC复制电路进行编程以提供所述数字复制。


9.根据权利要求8所述的电路，其中所施加的一系列值包括用于输入到所述N位DAC电路的所有可能值。


10.根据...

【专利技术属性】
技术研发人员：A·巴尔，R·辛格，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：瑞士;CH