一种TI-ADC通道间时序偏差校准方法技术

本发明专利技术属于TI‑ADC时序偏差校准技术领域，特别提出一种TI‑ADC通道间时序偏差校准方法。本发明专利技术引入一个与TI‑ADC时钟频率相同，但具有互质交织因子的TI‑RADC来作为额外参考ADC，其中在模拟电路中将额外参考ADC的数量从1个扩展到多个并加入一个多路输入一路输出的MUX将额外参考ADC的输出用于进行时序偏差校准。本发明专利技术以极其低的电路代价和功耗代价解决了使用额外参考ADC进行时序偏差校准这一类校准技术中存在着的输入阻抗变动问题，实现简单，应用价值高。

【技术实现步骤摘要】
一种TI-ADC通道间时序偏差校准方法
本专利技术属于TI-ADC时序偏差校准
，特别提出一种TI-ADC通道间时序偏差校准方法。
技术介绍
现代无线和有线通信系统的高速发展，对采样率达到几GS/s以上并具有中高分辨率的超高速模数转换器(ADC)的需求日益增加。单通道难以实现如此超高采样率，而时间交织结构ADC(TI-ADC)通过将多个低采样率的ADC并行工作，可以成倍提高采样率，因此成为超高速ADC的一种有效的实现方式。但是在实际应用中，TI-ADC中各通道间存在各种失配，比如增益偏差，失调偏差以及时序偏差，这些失配将会严重恶化TIADC的线性度。失调偏差和增益偏差可以直接通过测量TI-ADC中不同通道各自输出的平均值和均方值来获得偏差信息，而后在数字域引入系数调整即可完成校准。而时序偏差由于与输入信号频率相关，在测量上需要同时考虑到所有的通道的影响，因而是研究的难点。时序偏差校准分为两步，第一步为时序偏差检测，第二步为时序偏差调整。其中时序偏差调整的方式主要分为两种，第一种是在模拟电路中对TI-ADC中的通道引入数控延时链(DCDL)来调节不同通道的采样沿位置，另一种则是在数字域线性插值。而时序偏差的检测则大致分为两类，一类是不引入额外的参考ADC，另一类是引入额外的参考ADC。前者直接从不同通道的输出数据间抽取与时序偏差相关的信息，典型方法如过零检测和不同通道数字域混频(digitalmixing)。这类方法无需在模拟电路中引入额外电路，因而模拟电路简洁，但是却具有收敛速度慢，且不同通道的收敛过程和准确度互相关联的缺点，这一缺点在交织因子较大的情况时更加严重。而引入一个额外的参考ADC周期性的与TI-ADC共同采样的校准方法，则是在TI-ADC各个通道的输出和参考ADC的输出间提取与时序偏差相关的信息。典型方法如互相关值计算，导数计算等。该类方法中的参考ADC需要保证能够周期性地和TI-ADC中的每个通道同时对输入信号采样，因而其工作频率或者为TI-ADC的全时钟频率，或者是TI-ADC全时钟频率的M分频，其中M需要保证与TI-ADC的交织因子N互质。事实上，将参考ADC工作在TI-ADC的全时钟频率是难以实现的，尤其是当N很大且采样率很高的情况下。一种已被提出的引入额外参考ADC的时序偏差校准方法，原理如图1所示，该校准方法是计算不同通道间互相关值来获取时序偏差信息，其调整方式为在TI-ADC中选定一个基准通道(standardchannel)，将该基准通道采样沿固定，而后调节TI-ADC中其余通道的采样沿位置使其对准基准通道的采样沿。图1中TI-ADC的交织因子为N，ADCi(i＝1，2，3，...，N)为TI-ADC的N个通道，TI-ADC的全工作时钟频率为Fs，则每个通道都工作在频率Fs/N。φi为TI-ADC中第i通道的采样沿。TI-ADC中第一通道ADC1被设定为基准通道，其采样沿固定，DCDL<i>是对应于TI-ADC中第i通道的数控延时链(DCDL)，用来控制TI-ADC中第i通道的采样沿位置。word<i>是DCDL<i>的控制字，当word<i>变大时，φi滞后，而当word<i>变小时，φi提前。dout.raw<i>是第i通道ADCi的原始输出码，包含有ADCi的全部失配信息。dout.raw<i>首先经过失调和增益校准(offset/gaincalibration)去除自身的失调偏差和增益偏差，生成各通道的输出码dout<i>。每个dout<i>一方面经过多路转换器(MUX)合并为全速的数字码doutF直接输出，另一方面则用于时序偏差校准(timingskewcalibration)。校准所使用的额外参考ADC(RADC)是一个一位的单通道ADC(图1中记为1-bitRADC)，其工作时钟频率为Fs/M，其中M与N互质，采样沿为φr，RADC自身失调偏差将在模拟电路中进行校准。φr被设定为滞后ADC1采样沿一个固定的时间间隔，该时间间隔被设定为τ。τ的取值需要保证下式成立：其中，OSr是RADC失调校准后的最终失调，fin.min和fin.max分别是所要求的最小输入信号频率和最大输入信号频率。RADC的输出为dr，dr将直接用来进行时序偏差校准。对于每个通道的时序偏差校准分为以下三步：1.对第i通道，计算输出码dout<i>的符号位ds<i>，计算方法为：利用TI-ADC中的第i通道的输出dout<i>，在数字电路中用统计方法计算dout<i>的当前平均值而后将每次的输入dout<i>与当前作比较，如果则ds<i>＝1；若则ds<i>＝0；其中计算的方法是采用滑动平均的算法，首先定义一个远小于1但大于0的数μ(比如：μ＝0.000001)，同时设定的初值为0，每次TI-ADC中的第i通道完成A/D转换生成输出码dout<i>，都按照以下公式更新当前的值。2.分别计算每一个通道的符号位ds<i>与drF的乘积，而后对于TI-ADC中第i通道，将ds<i>与drF的乘积和ds<1>与drF的乘积做差并取该差的绝对值，将该绝对值记为y<i>。通过不断的滑动平均获取y<i>的均值其中滑动平均的方法与步骤1相同，但μ的取值不需要相同；3.利用最小均方算法(LMS算法)调整TI-ADC中第i通道的时钟沿φi，使趋近于局部极小值零，进而完成对TI-ADC中第i通道的时序偏差校准。4.当TI-ADC中除去第一通道的所有通道都完成时序偏差校准，TI-ADC的时序偏差校准完成。图2是对应于该时序偏差校准方法的时序图，这里以N＝4，M＝3为例，额外参考ADC(RADC)周期性的与TI-ADC中所有通道共同对输入信号采样，其校准周期为12Ts，其中Ts是TI-ADC的时钟周期。现将校准周期分为CLK1，CLK2，...，CLK12共12相位。从时序图中可以看出，在CLK1相位时，ADC1和参考ADC共同对输入信号采样，此时输入信号的负载是ADC1和参考ADC各自对应输入阻抗的并联。而在CLK5相位，此时仅有ADC1对输入信号进行采样，因而输入信号的负载仅仅只由ADC1的输入阻抗提供。同样的问题对TI-ADC中所有通道都存在，这种输入阻抗周期性变动的特性将会严重恶化TI-ADC中每一通道的线性度，进而恶化TI-ADC的整体线性度。
技术实现思路
本专利技术的目的是为克服已有技术的不足之处，提出一种TI-ADC通道间时序偏差校准方法。本专利技术引入一个与TI-ADC时钟频率相同，但具有互质交织因子的时间交织结构参考ADC(TI-RADC)作为额外参考ADC，以此解决由于额外参考ADC欠采样工作而引入的输入阻抗变化问题。本专利技术非常适用于超高速，大交织因子的TI-ADC的时序偏差本文档来自技高网...

【技术保护点】
1.一种TI-ADC通道间时序偏差校准方法，其特征在于，包括以下步骤：/n1)记TI-ADC的交织因子为N，ADCi为TI-ADC中的第i通道，i＝1，2，3，...，N；TI-ADC的全工作时钟频率为F

【技术特征摘要】
1.一种TI-ADC通道间时序偏差校准方法，其特征在于，包括以下步骤：
1)记TI-ADC的交织因子为N，ADCi为TI-ADC中的第i通道，i＝1，2，3，...，N；TI-ADC的全工作时钟频率为Fs，每个通道都工作在频率Fs/N；
φi为TI-ADC中第i通道的采样沿；DCDL<i>是对应于TI-ADC中第i通道的数控延时链DCDL，用于控制TI-ADC中第i通道的采样沿位置；word<i>是DCDL<i>的控制字，当word<i>变大时，φi滞后，而当word<i>变小时，φi提前；TI-ADC中第一通道ADC1被设定为基准通道，在校准过程中word<1>的值固定不变，因此第一通道ADC1的采样沿固定；
dout.raw<i>是第i通道ADCi的原始输出码，包含有ADCi的全部失配信息；dout.raw<i>首先经过失调和增益校准去除自身的失调偏差和增益偏差，生成各通道的输出码dout<i>；所有dout<i>组成TI-ADC共N路的输出dout<1：N>，dout<1：N>一方面经过第一并转串电路MUX(1)合并为全速的数字码doutF直接输出，另一方面则连接时序偏差校准电路用于时序偏差校准；
2)设置一个1比特M路的额外参考ADC记为TI-RADC，将TI-RADC和TI-ADC的输入同时连接到模拟信号输入端对输入信号进行采样；
TI-RADC的交织因子为M，其中M与N互质，RADCj为TI-RADC的第j通道，j＝1，2，3，...，M，TI-RADC的每个通道的输出连接第二并转串电路MUX(2)的输入，MUX(2)的输出连接时间偏差校准电路；TI-RADC的全工作时钟频率与T...

【专利技术属性】
技术研发人员：李福乐，倪萌，丁洋，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京;11