一种栅约束硅控整流器及其实现方法技术

本发明专利技术公开了一种栅约束硅控整流器及其实现方法，在现有的栅约束硅控整流器的P阱(70)与N阱(60)交界且位于所述P阱(70)插入高浓度P型掺杂(22)，以降低所述N阱(60)与P阱(70)反向击穿电压，并提升该栅约束硅控整流器的维持电压。本发明专利技术可在降低回滞效应的触发电压的同时提升维持电压，增大栅约束硅控整流器物理关键尺寸的设计窗口，降低实际应用时的工艺控制难度。

【技术实现步骤摘要】
一种栅约束硅控整流器及其实现方法
本专利技术涉及半导体集成电路
，特别是涉及一种新型栅约束硅控整流器及其实现方法。
技术介绍
在集成电路防静电保护设计领域，防静电保护设计窗口一般取决于工作电压和内部受保护电路的栅氧化层厚度，以某公司55LP先进工艺平台为例，其核心器件(1.2VMOSFET)的工作电压为1.2V，栅氧化层厚度为25A(埃，0.1nm)，所以该公司55LP先进工艺平台核心器件(1.2VMOSFET)的防静电保护设计窗口通常为1.32V～5V之间。但是该公司55LP先进工艺平台核心器件(1.2VNMOS)的回滞效应特性曲线，如图1所示，却表明核心器件的触发电压(Vt1，右侧曲线较低位置拐点对应电压)为6.7V，超出核心器件的防静电保护设计窗口，如果将该核心器件(1.2VNMOS)直接用于防静电保护设计，极易导致核心器件(1.2VMOSFET)的栅氧化层发生可靠性问题。为此，申请人提出了如图2所示的已存在栅约束硅控整流器尝试解决上述问题，如图2所示，该现有栅约束硅控整流器ESD器件包括多个浅沟道隔离层(STI，Shall本文档来自技高网...

【技术保护点】
1.一种栅约束硅控整流器，其特征在于，所述整流器包括：/n半导体衬底(80)；/n生成于所述半导体衬底(80)中的N阱(60)和P阱(70)；/n高浓度N型掺杂(28)、高浓度P型掺杂(20)依次置于N阱(60)上部，高浓度P型掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)依次置于所述P阱(70)上部，所述高浓度N型掺杂(28)与高浓度P型掺杂(20)之间的N阱(60)上方设置第一P型栅极(40)，所述高浓度P型掺杂(20)右侧的N阱(60)上方设置第二P型栅极(50)/n在所述高浓度N型掺杂(28)、高浓度P型掺杂(20)、高浓度P型掺杂(22)、高浓度N型掺杂(24)以及高浓...

【技术特征摘要】
1.一种栅约束硅控整流器，其特征在于，所述整流器包括：
半导体衬底(80)；
生成于所述半导体衬底(80)中的N阱(60)和P阱(70)；
高浓度N型掺杂(28)、高浓度P型掺杂(20)依次置于N阱(60)上部，高浓度P型掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)依次置于所述P阱(70)上部，所述高浓度N型掺杂(28)与高浓度P型掺杂(20)之间的N阱(60)上方设置第一P型栅极(40)，所述高浓度P型掺杂(20)右侧的N阱(60)上方设置第二P型栅极(50)
在所述高浓度N型掺杂(28)、高浓度P型掺杂(20)、高浓度P型掺杂(22)、高浓度N型掺杂(24)以及高浓度P型掺杂(26)的上方分别生成金属硅化物(30)；
所述高浓度N型掺杂(28)上方的金属硅化物(30)引出电极连接至电源Vdd，所述高浓度P型掺杂(20)上方的金属硅化物(30)与所述第二P型栅极(50)相连并引出电极组成所述栅约束硅控整流器的阳极，所述高浓度N型掺杂(24)的上方的金属硅化物(30)以及所述高浓度P型掺杂(26)的上方的金属硅化物(30)相连并引出电极组成所述栅约束硅控整流器的阴极。


2.如权利要求1所述的一种栅约束硅控整流器，其特征在于：所述高浓度P型掺杂(20)、所述N阱(60)以及所述P阱(70)构成等效PNP三极管结构。


3.如权利要求1所述的一种栅约束硅控整流器，其特征在于：所述N阱(60)、P阱(70)与高浓度N型掺杂(24)构成等效NPN三极管结构。


4.如权利要求1所述的一种栅约束硅控整流器，其特征在于：所述高浓度N型掺杂(28)左侧设置浅沟道隔离层(10)，所述高浓度N型掺杂(28)、高浓度P型掺杂(20)间利用所述N阱(60)隔离。


5.如权利要求4所述的一种栅约束硅控整流器，其特征在于：所述高浓度P型掺杂(26)右侧放置浅沟道隔离层(10)，所述高浓度N型掺杂(24)、高浓度P型掺杂(26)间用浅沟道隔离层(10)隔离。


6.如权利要求5所述的一种栅约束硅控整流器，其特征在于：所述高浓度P型掺杂(22)的左侧紧贴所述N阱(60)与P阱(70)的交界处，所述高浓...

【专利技术属性】
技术研发人员：朱天志，黄冠群，陈昊瑜，邵华，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31